2023計算機(jī)專業(yè)基礎(chǔ)計算機(jī)組成原理部分真題

12、假定基準(zhǔn)程序A在某計算機(jī)上的運(yùn)行時間為100秒，其中90秒為CPU時間，其余為10

時間。若速度提高速度不變，則運(yùn)行基準(zhǔn)程序所耗費(fèi)的時間是（

CPU50%,10AD）0

A、55秒B、60秒C、65秒D、70秒

CPU速度提高0.5即速度為1.5,指令執(zhí)行的周期數(shù)不變假設(shè)原時鐘周期為1,則指令

所用為CPU的時間為90=時鐘周期數(shù)*1時鐘周期數(shù)=90現(xiàn)在所用時間為時鐘周期數(shù)*

時鐘周期二時鐘周期數(shù)+1.5=90+1.5=60秒

所以時間為10+60=70

13、假定編譯器規(guī)定int和short類型長度分別為32位和16位，執(zhí)行下列C語言語句:

Unsignedshortx=65530;

Unsignedinty=x；

得至ijy的機(jī)器數(shù)為（B

A、00007FFAHB、0000FFFAH

C、FFFF7FFAHD、FFFFFFFAH

14.float類型（即IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大正整數(shù)是：D

A、2出-2儂B、2,,7-21M

C、2127.2103D、2128-2104

15、某計算機(jī)存儲器按字節(jié)編址，采納小端方式存放數(shù)據(jù)，假定編譯器規(guī)定int型和short

型長度分別為32位和16位，并且數(shù)據(jù)按邊界對齊存儲。某c語言程序段如下：

Struct{

Inta;

Charb;

Shortc;

Jrecord;

Record.a=273;

若record變量的首地址為0xC008,則地址0xC008中內(nèi)容及-ecord.c的地址分別為：D

A、0x00、0XC00DB、、0x00、0XC00EC、0x11、0XC00DD、0x11、0XC00E

16、下列關(guān)于閃存（FlashMemory）的敘述中，錯誤的是：A

A、信息可讀可寫，并且讀、寫速度一樣快

B、存儲元由M0S管組成，是一種半導(dǎo)體存儲器

C、電后信息不丟失，是一種非易失性存儲器

D、采納隨機(jī)訪問方式，可替代計算機(jī)外部存儲器

17、假設(shè)某計算機(jī)按字編址，cache有4個行，cache和主存之間交換的塊大小為1個字。

若caceh的內(nèi)容初始為空，采納2路組相聯(lián)映射方式和LRU皙換算法，當(dāng)訪問的主存地址依

次為0,4,8,2,0,6,8,6,4,8時，命中cache的次數(shù)杲：A

A、1B、2C、3D、4

18、某計算機(jī)的限制器采納微程序限制方式，微指令中的操作限制字段采納干脆編碼法，共

有33個微吩咐，構(gòu)成5個互斥類，分別包含7,3,12,5和6個微吩咐，則操作限制字段至

少有：C

A、5位B、6位C,15位D、33位

19、某同步總線的時鐘頻率為100MHz,寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳輸一個地址

或數(shù)據(jù)占用一個時鐘周期。若該總線支持突發(fā)(猝發(fā))傳輸方式，則一次“主存寫”總線事務(wù)

傳輸128位數(shù)據(jù)所須要時間至少是：C

A、20nsB、40nsC^50nsD、80ns

20、下列關(guān)于USB總線特性的描述中，錯誤的是：D

A、可實現(xiàn)外設(shè)的即插即壓和熱拔插

B、可通過級聯(lián)方式連接多臺外設(shè)

C、是一種通信總線，可以連接不同的外設(shè)

D、同時可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高

21、下列選項中，在10總線的數(shù)據(jù)線上傳輸?shù)男畔―

I、I。接口中的吩咐字

n、io接口中的狀態(tài)字

山、中斷類型號

A、僅I、IIB、僅I、HIC、僅II.IllD、、I、II、IH

22、響應(yīng)外部中斷的過程中，中斷隱指令完成的操作，除愛護(hù)斷點(diǎn)外，還包括：B

I、關(guān)中斷

H、保存通用寄存器的內(nèi)容

Ilk形成中斷服務(wù)程序入口地址并送PC

A、僅I、IIB、僅i、inc、僅II、mD、、i、n、ni

應(yīng)用題

43、(11分)假定某計算機(jī)的CPU主頻為80MHZ,CPI為4,并且平均每條指令訪存1.5次，

主存與cache之間交換的塊大小為16B,Cache的命中率為99%,存儲器總線寬度為32位。

請回答下列問題。

(1)該計算機(jī)的MIPS數(shù)是多少？平均每秒cache缺失的次數(shù)是多少？在不考慮DMA傳送

的狀況下，主存帶寬至少達(dá)到多少才能滿意CPU的訪存要求？

因CPI為4即每條指令平均須要4個時鐘周期數(shù)，則每杪能執(zhí)行的指令條數(shù)為

l+(4T)=f+4=80+4=20M即MIPS=20MIPS

計算機(jī)每秒訪問內(nèi)存次數(shù)為1.5X20M=30Mcache命中率為99%,則平均每秒cache

缺失的次數(shù)為30MX(l-0.99)=30MX0.01=3X10s

主存帶寬應(yīng)能滿意每秒訪問內(nèi)存為=3X105,則帶寬為=3X105xi6B/s=4.8X

106BPS=4.8MBPS

(2)假定在cache缺失的狀況下訪問主存時，存在0.0005%的缺頁率，則CPU平均每秒產(chǎn)生

多少次缺頁異樣？若頁面大小為4KB,每次缺頁須要訪問磁盤，訪問磁盤時DMA傳送采納

周期挪用方式，磁盤I。接口的數(shù)據(jù)緩沖寄存器為32位，則磁盤10接口平均每秒發(fā)出的

DMA懇求次數(shù)至少是多少？

CPU平均每秒產(chǎn)生缺頁異樣為3X105X0.0005%=1.5次

頁面大小為4KB,缺頁次數(shù)為1.5次，采納周期挪用方式，每次傳送數(shù)據(jù)32位，

則平均每少發(fā)出次數(shù)為4KBX1,^32位=1.5K次=1.5X1024=1536次

(3)CPU和DMA限制器同時要求運(yùn)用存儲器總線時，哪個優(yōu)先級更高？為什么？

DMA限制器優(yōu)先級更高,因為不響應(yīng)DMA將會造成數(shù)據(jù)丟失，而CPU僅僅是延遲運(yùn)用

不會造成空難性后果

(4)為了提高性能，主存采納4體交叉存儲模式，工作時每皿周期啟動一個體。若每個體

的存儲周期為50ns,則該主存能供應(yīng)的最大帶寬是多少？

主存能供應(yīng)的最大帶寬即為志向帶寬為每50ns4供應(yīng)32位數(shù)據(jù)，所以帶寬為16B+

50ns=16BXlCP60=3.2X108Bps=320MBPs

44、(12分)某16位計算機(jī)中，帶符號整數(shù)用補(bǔ)碼表示，數(shù)據(jù)cache和指令cache分別。題

44表中給出了指令系統(tǒng)中部分指令格式，其中RS和RD表示寄存器，mem表示存儲單元地

址，(X)表示寄存器X或存儲單元X的內(nèi)容。

題44表部分指令格式

名稱指令匯編格式指令含義

加法指令A(yù)DDRS,RD|RS)+(RD)->RD

算術(shù)/邏輯左移SHLRD2*(RD)->RD

算術(shù)右移SHRRDlRD)/2->RD

取數(shù)指令LOADRD,MtM

存炎指令STORERS.MEME|RS)->MEM

該計算機(jī)采納5段流水方式執(zhí)行指令，各流水段分別是取指IF、譯碼/讀寄存器ID、執(zhí)行/

計黨機(jī)有效地址EX、訪問存儲器M和結(jié)果寫回寄存器WB,流水線采納“按序放射，按序

完成”方式，沒有采納轉(zhuǎn)發(fā)技術(shù)處理數(shù)據(jù)相關(guān)，并且同一寄存器的讀和寫操作不能在同一時

鐘周期內(nèi)進(jìn)行。請回答下列問題。

(1)若int型變量X的值為-513,存放在寄存器R1中，則報告指令型HRR1”后,R1中的

內(nèi)容是多少？(用十六進(jìn)制表示)

-513=11111111111111111111110111111111

右移1位后FFFFFEFFH

(2)若某時間段中，有連續(xù)的4條指令進(jìn)入流水線，在其執(zhí)行過程中沒有發(fā)生任何堵塞，則

執(zhí)行這4條指令所需的時鐘周期數(shù)為多少？

時鐘周期數(shù)=5+4-1=8

(3)若高級語言程序中某賦值語句為x=a+b,x、a和b均為int型變量，它們存儲單元地址

分別表示為岡、⑶和［b］。該語句對應(yīng)的指令序列及其在指令流水線中的執(zhí)行過程如題44

圖所示。

11LOADRI,[A]

12LOADR2,[B]

13ADDRI,R2

14STORER2,[X]

時間單元

指1234567891011121314

令

11IFIDEXMWB

12IFIDEXMWB

13IFIDEXMWB

14IFIDEXMWB

題44圖指令序列及其執(zhí)行過程示意圖

則這4條指令執(zhí)行過程中，13的ID段和14的IF段被堵塞的緣由各是什么？

13的ID堵塞是因為13要取R1和R2的數(shù)據(jù)，而II和12到WB才能得到數(shù)據(jù)

14的IF段被阻是因為13一人占用IF

⑷若高級語言程序中某賦值語句為x=2*x+a,x和a均為unsignedint類型變量，它們的

存儲單元地址分別