數(shù)字電子技術(shù)基礎(chǔ)期末考試試題和答案解析一、單項(xiàng)選擇題（每題2分，共20分）1.在TTL門(mén)電路中，若輸入端懸空，其邏輯狀態(tài)等效為A.0??B.1??C.高阻??D.不確定答案：B解析：TTL輸入端懸空時(shí)，發(fā)射極無(wú)電流，基極被內(nèi)部上拉電阻拉到高電平，等效邏輯1。2.下列觸發(fā)器中，存在“空翻”現(xiàn)象的是A.邊沿D觸發(fā)器??B.主從JK觸發(fā)器??C.同步RS觸發(fā)器??D.邊沿JK觸發(fā)器答案：C解析：同步RS觸發(fā)器在CP=1期間若輸入多次變化，輸出可能多次翻轉(zhuǎn)，稱為空翻。3.用4位二進(jìn)制計(jì)數(shù)器構(gòu)成模12計(jì)數(shù)器，正確的反饋邏輯是A.同步置數(shù)??B.異步清零??C.同步清零??D.異步置數(shù)答案：B解析：模12=1100?，當(dāng)Q3Q2Q1Q0=1100時(shí)立即異步清零，跳過(guò)12→0，實(shí)現(xiàn)模12。4.在ADC中，若參考電壓VREF=5V，8位輸出數(shù)字量為10000000，則輸入模擬電壓約為A.2.50V??B.2.52V??C.2.54V??D.2.56V答案：A解析：8位半量程128/256×5V=2.50V，理想無(wú)量化誤差。5.下列邏輯電路中，屬于時(shí)序邏輯的是A.譯碼器??B.數(shù)據(jù)選擇器??C.全加器??D.移位寄存器答案：D解析：移位寄存器狀態(tài)與歷史輸入有關(guān)，含記憶功能，屬時(shí)序邏輯。6.若某ROM有10條地址線，8條數(shù)據(jù)線，其存儲(chǔ)容量為A.1K×8bit??B.2K×8bit??C.1K×16bit??D.2K×16bit答案：A解析：21?=1024=1K，數(shù)據(jù)寬度8bit，容量1K×8bit。7.在Verilog中，語(yǔ)句“assigny=a?b:c;”綜合后生成A.與門(mén)??B.或門(mén)??C.多路選擇器??D.異或門(mén)答案：C解析：三目運(yùn)算符映射為2選1MUX，選擇端a，數(shù)據(jù)端b、c。8.對(duì)于CMOS傳輸門(mén)，下列說(shuō)法正確的是A.只能傳輸數(shù)字信號(hào)??B.導(dǎo)通電阻隨溫度升高而減小C.可雙向傳輸模擬信號(hào)??D.需要兩相不重疊時(shí)鐘答案：C解析：CMOS傳輸門(mén)由并行的NMOS與PMOS構(gòu)成，可雙向、低阻傳輸模擬或數(shù)字信號(hào)。9.若某系統(tǒng)時(shí)鐘頻率為50MHz，采用8級(jí)同步計(jì)數(shù)器分頻，最高可得到約A.195kHz??B.390kHz??C.780kHz??D.1.56MHz答案：A解析：2?=256分頻，50MHz÷256≈195kHz。10.在狀態(tài)機(jī)設(shè)計(jì)中，“one-hot”編碼的優(yōu)點(diǎn)是A.節(jié)省觸發(fā)器??B.組合邏輯簡(jiǎn)單、速度快C.抗干擾差??D.適合狀態(tài)數(shù)很多答案：B解析：one-hot每狀態(tài)1位，譯碼邏輯僅需1位判斷，組合邏輯簡(jiǎn)單且速度快。二、填空題（每空2分，共20分）11.三態(tài)門(mén)輸出除0、1外，第三種狀態(tài)為_(kāi)_______。答案：高阻態(tài)（Z）12.將二進(jìn)制數(shù)11011010轉(zhuǎn)換為十六進(jìn)制，結(jié)果為_(kāi)_______。答案：DA13.若函數(shù)F=Σm(0,2,3,7)，其最簡(jiǎn)與或式為_(kāi)_______。答案：F=A′C′+BC14.一個(gè)8位二進(jìn)制補(bǔ)碼表示的整數(shù)范圍是________到________。答案：?128，+12715.用兩個(gè)半加器和一個(gè)或門(mén)可構(gòu)成一個(gè)________。答案：全加器16.在FPGA中，查找表LUT通常采用________位輸入。答案：4（或6，主流4）17.若D觸發(fā)器建立時(shí)間tSU=2ns，保持時(shí)間tH=1ns，時(shí)鐘周期至少________ns才能實(shí)現(xiàn)可靠采樣。答案：3（僅考慮建立保持，忽略組合延遲）18.將JK觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器，需令J=________，K=________。答案：T，T19.某DAC輸出范圍0~10V，12位分辨率，其最小輸出電壓變化量為_(kāi)_______mV。答案：10V÷4096≈2.44mV20.在I2C總線中，起始條件定義為SCL=________時(shí)SDA出現(xiàn)________跳變。答案：高電平，下降三、化簡(jiǎn)與證明（共15分）21.用卡諾圖化簡(jiǎn)函數(shù)F(A,B,C,D)=Σm(0,1,2,5,8,9,10,13)+Σd(7,15)，寫(xiě)出最簡(jiǎn)與或式，并畫(huà)出用與非門(mén)實(shí)現(xiàn)的邏輯圖。（10分）答案：卡諾圖四變量，圈組得F=B′D′+C′D′+A′B′C+AB′C′因d(7,15)可任取，已利用。最簡(jiǎn)與或：F=B′D′+C′D′+B′C(A′+A)=B′D′+C′D′+B′C與非實(shí)現(xiàn)：二次取反F=((B′D′)′·(C′D′)′·(B′C)′)′邏輯圖：三組與非門(mén)分別生成B′D′、C′D′、B′C，再經(jīng)四輸入與非輸出。22.證明：對(duì)任意n位二進(jìn)制數(shù)N，N≡N′(mod2??1)，其中N′為N的循環(huán)左移一位。（5分）答案：設(shè)N=∑_{i=0}^{n?1}a_i2^i，循環(huán)左移一位N′=a_{n?1}2^0+∑_{i=1}^{n?1}a_{i?1}2^i則N?N′=a_{n?1}(2^{n?1}?1)?∑_{i=0}^{n?2}a_i(2^{i+1}?2^i)=a_{n?1}(2^{n?1}?1)?∑a_i2^i(2?1)模2??1下2^{n?1}≡1，故N?N′≡a_{n?1}·0?(N?a_{n?1}2^{n?1})≡?N+a_{n?1}≡?N+a_{n?1}(mod2??1)再整理得N≡N′，證畢。四、時(shí)序分析（共15分）23.圖示電路由兩個(gè)帶異步清零的上升沿D觸發(fā)器構(gòu)成，輸入信號(hào)X，輸出Q1Q0，狀態(tài)方程為Q1=XQ0，Q0=X⊕Q1，清零信號(hào)CLR低有效。初始狀態(tài)Q1Q0=00，CLR=1。（1）畫(huà)出狀態(tài)轉(zhuǎn)換圖（含輸入標(biāo)注）；（6分）（2）說(shuō)明當(dāng)X恒為1時(shí)電路功能；（3分）（3）若X為周期信號(hào)，高電平占空比50%，頻率為f，求Q1頻率。（6分）答案：（1）列真值表：X=0：次態(tài)00→00，01→10，10→00，11→10X=1：00→01，01→10，10→11，11→00狀態(tài)圖：四個(gè)狀態(tài)00,01,10,11，箭頭標(biāo)注X=0/1。（2）X=1時(shí)狀態(tài)循環(huán)00→01→10→11→00，為模4遞增計(jì)數(shù)器。（3）X頻率f，每?jī)蓚€(gè)X周期完成一次狀態(tài)循環(huán)，故Q1頻率=f/2。五、設(shè)計(jì)題（共30分）24.設(shè)計(jì)一個(gè)可控同步五進(jìn)制計(jì)數(shù)器：當(dāng)M=0時(shí)加法計(jì)數(shù)，M=1時(shí)減法計(jì)數(shù)，具有同步置數(shù)端LD，數(shù)據(jù)輸入D2D1D0，輸出Q2Q1Q0，進(jìn)位/借位輸出C/B。要求：（1）列出狀態(tài)表；（5分）（2）寫(xiě)出J-K激勵(lì)方程；（8分）（3）用74LS163實(shí)現(xiàn)，畫(huà)出外部連線圖；（10分）（4）給出仿真驗(yàn)證思路。（7分）答案：（1）狀態(tài)表：M=0：000→001→010→011→100→000，C=1在100→000M=1：000→100→011→010→001→000，B=1在001→000（2）推導(dǎo)激勵(lì)：加法：J2=Q1Q0，K2=Q0；J1=Q0，K1=Q0；J0=1，K0=1減法：J2=Q1′Q0′，K2=Q0′；J1=Q2′Q0′，K1=Q0′；J0=1，K0=1合并：J2=M′Q1Q0+MQ1′Q0′，K2=Q0；J1=M′Q0+MQ2′Q0′，K1=Q0；J0=1，K0=1（3）163為同步4位加法計(jì)數(shù)器，利用其同步置數(shù)實(shí)現(xiàn)模5。QBQCQD不用，QA→Q0。用組合電路檢測(cè)狀態(tài)：加法終態(tài)100，減法終態(tài)001，用2-4譯碼與M選擇產(chǎn)生LD=1，數(shù)據(jù)輸入D2D1D0=000。具體：LD=(M·001_detect)+(M′·100_detect)，檢測(cè)用與非門(mén)。（4）仿真：①在Multisim搭建電路，時(shí)鐘1kHz；②開(kāi)關(guān)控制M，邏輯分析儀觀察Q2Q1Q0、C/B；③分別捕獲加/減波形，驗(yàn)證狀態(tài)順序與C/B脈沖；④隨機(jī)插入LD脈沖，驗(yàn)證置數(shù)功能。六、綜合應(yīng)用（共20分）25.某溫度采集系統(tǒng)使用8位ADC，參考電壓2.56V，采樣頻率1kHz，數(shù)字結(jié)果通過(guò)UART上傳，格式1起始位，8數(shù)據(jù)位，1停止位，波特率9600。（1）計(jì)算ADC量化間隔及最大相對(duì)誤差；（4分）（2）若溫度傳感器靈敏度20mV/°C，0°C對(duì)應(yīng)0V，求數(shù)字量0x40對(duì)應(yīng)的溫度值；（4分）（3）計(jì)算每秒鐘UART可傳輸?shù)淖畲蟛蓸訋瑪?shù)，并判斷是否實(shí)時(shí)；（4分）（4）設(shè)計(jì)FIFO緩存深度，要求系統(tǒng)連續(xù)采集并發(fā)送，允許MCU短暫阻塞10ms，給出計(jì)算過(guò)程。（8分）答案：（1）量化間隔=2.56V÷256=10mV；最大絕對(duì)誤差=±5mV，相對(duì)誤差=5mV÷2.56V≈0.195%。（2）0x40=64，電壓=64×10mV=640mV；溫度=640mV÷20mV/°C=32°C。（3）每幀10bit，波特率9600，