電子信息專業(yè)電子科技公司硬件工程師實習(xí)報告一、摘要2023年7月10日至2023年8月27日，我在一家電子科技公司擔(dān)任硬件工程師實習(xí)生，主要負(fù)責(zé)XX系列開發(fā)板的信號完整性測試與調(diào)試。通過全周期參與PCB設(shè)計驗證流程，完成了4塊樣板的阻抗匹配優(yōu)化，使高速信號眼圖抖動值從210ps降低至85ps，符合設(shè)計指標(biāo)要求。期間應(yīng)用了ADS仿真工具進(jìn)行信號完整性仿真，累計完成72次仿真模型搭建與參數(shù)調(diào)優(yōu)，提煉出高頻段傳輸線匹配設(shè)計可復(fù)用算法。還參與了射頻模塊調(diào)試，使用示波器測量并修正了2處電源完整性問題，確保模塊動態(tài)功耗控制在150mW以內(nèi)。這些實踐加深了對SI/PI問題的量化分析能力，掌握了從仿真到實物的調(diào)試方法論。二、實習(xí)內(nèi)容及過程2023年7月10日入職，在硬件部門跟著導(dǎo)師做XX系列開發(fā)板的信號完整性項目。剛開始主要是熟悉項目文檔，看原理圖和PCB設(shè)計，導(dǎo)師讓我?guī)兔藢Ω咚傩盘枌拥淖杩箍刂疲玫亩际?0歐姆單端和差分線。7月15號開始上手仿真，用ADS搭建了USB3.0和以太網(wǎng)的信號完整性模型，發(fā)現(xiàn)仿真眼圖抖動超標(biāo)，設(shè)計里差分對長度不匹配，把最長的兩段差分線從240mil調(diào)到245mil后，仿真抖動降到110ps左右，跟規(guī)格書里200ps的要求差不多了。8月初樣板寄過來，8月5號開始測板。第一個問題出現(xiàn)在DDR5內(nèi)存接口，眼圖毛刺特別多，測了眼高眼寬都不到規(guī)格的一半。查了設(shè)計文件，發(fā)現(xiàn)去耦電容選型不對，電源平面跟地平面耦合電容只有10nF，不夠大。臨時加了兩個22nF的電容在BGA附近，重新測試后毛刺明顯減少，抖動降到130ps，雖然還是沒達(dá)標(biāo)，但導(dǎo)師說這是因為PCB走線太長，得重新布局。后來我?guī)兔φ砹俗杩箍刂茩z查清單，把關(guān)鍵信號比如高速接口、時鐘線的阻抗偏差控制在5%以內(nèi)。還遇到過電源完整性問題，某個射頻模塊上電時電壓跌落超0.5V，懷疑是去耦電容失效。用示波器探頭測，發(fā)現(xiàn)最遠(yuǎn)的電容響應(yīng)慢，就加了個1uF的瓷片電容在IC旁邊，跌落恢復(fù)到0.2V，這個經(jīng)驗后來在仿真里也驗證了，給模型里增加了更近的電容模型，仿真結(jié)果更準(zhǔn)了。整個過程就是跟著項目走一遍，從設(shè)計驗證到實物調(diào)試，印象最深的是怎么把仿真參數(shù)和實際測試結(jié)果對應(yīng)起來。比如USB3.0的SATA差分對，仿真時線長誤差5%就會導(dǎo)致信號質(zhì)量下降，實際測板時也得先核對走線長度。導(dǎo)師說硬件設(shè)計都是一點點經(jīng)驗積累起來的，比如電源平面分割，畫圖時沒多想，但測板時才發(fā)現(xiàn)某個模塊的噪聲特別大，原來是跟其他高速信號靠太近了。實習(xí)期間覺得最大的挑戰(zhàn)是調(diào)試時沒頭緒，比如眼圖抖動突然變差，得一個參數(shù)一個參數(shù)排查，最煩的是接地設(shè)計，有時候加個0.1uF的電容就能解決問題，但不知道放哪。最后學(xué)會用近場探頭測電磁場分布，這個工具挺實用的。雖然最后沒完全解決DDR5問題，但把整個調(diào)試流程走了一遍，比學(xué)校里做實驗深多了。公司的培訓(xùn)機(jī)制其實一般，沒人系統(tǒng)地講高速設(shè)計規(guī)范，都是看導(dǎo)師怎么改，有時候改了也不解釋為什么，得自己問。建議可以多搞點設(shè)計評審會，讓新人也能了解關(guān)鍵決策過程。崗位匹配度上，我之前做射頻多一些，這次主要搞信號完整性，雖然都算高速，但側(cè)重點差挺多，比如PCB布線規(guī)則和射頻不太一樣，得重新學(xué)。這次經(jīng)歷讓我意識到硬件設(shè)計不是畫圖那么簡單，每個細(xì)節(jié)都可能影響最終結(jié)果，比如阻抗控制差1%信號可能就通不過。以后想往系統(tǒng)級走，但得先把信號完整性搞扎實，打算補(bǔ)補(bǔ)EMC方面的知識，現(xiàn)在看資料說電源完整性和信號完整性關(guān)聯(lián)很大，得系統(tǒng)學(xué)。三、總結(jié)與體會這8周在公司的經(jīng)歷，感覺就像把學(xué)校里學(xué)的理論知識裝進(jìn)了模子里，看著它們變成手里能跑的板子。7月10號剛來時，對著原理圖和PCB還是懵的，導(dǎo)師讓我核對阻抗，連TDR是什么都不太清楚，只能先背個50歐姆、90歐姆的常用值。后來7月15號第一次用ADS做USB3.0仿真，眼圖抖動200ps遠(yuǎn)超規(guī)格，把差分對長度從240mil調(diào)到245mil后，抖動降到110ps，雖然離規(guī)格書200ps還差得遠(yuǎn)，但第一次看到仿真跟實際有點像，心里挺受鼓舞的。這種把設(shè)計參數(shù)一點點調(diào)到最優(yōu)的過程，跟學(xué)校做實驗完全不一樣，真實世界的問題復(fù)雜得多，比如8月初測DDR5時，眼圖毛刺那么大，查半天才發(fā)現(xiàn)是去耦電容不夠，臨時加了兩顆22nF電容才把電壓跌落從0.7V降到0.2V，這個教訓(xùn)讓我記到現(xiàn)在，電源完整性真不是隨便湊合的。實習(xí)最大的收獲是學(xué)會了怎么“啃硬骨頭”。遇到射頻模塊上電電壓跌落超0.5V的問題時，試了半天都不行，最后用示波器探頭一個個測，發(fā)現(xiàn)最遠(yuǎn)的1uF電容響應(yīng)慢，就在IC旁邊加了個1uF瓷片電容，電壓跌落立馬恢復(fù)到0.2V，這個經(jīng)驗后來在導(dǎo)師的指導(dǎo)下才明白，電源平面分割和去耦電容布局太重要了。從這時候開始，我對接地設(shè)計、信號層分割這些細(xì)節(jié)特別敏感，比如畫圖時就會多想一層，問自己“如果測板會不會出問題”，這種心態(tài)轉(zhuǎn)變挺大的，感覺自己真的從學(xué)生變到職場人了，責(zé)任感也重了。這次經(jīng)歷也讓我更清楚自己想要什么。原來覺得硬件就是畫圖加調(diào)試，來了之后發(fā)現(xiàn)系統(tǒng)級思維更重要。比如做信號完整性時，不僅要管線自己，還得管電源、接地、甚至相鄰信號，這種全局觀念在學(xué)校學(xué)得不多?，F(xiàn)在看導(dǎo)師整理的阻抗控制檢查清單，才明白為什么高速設(shè)計那么講究層疊、線寬線距，以前背公式時根本體會不到。這讓我意識到，想做好硬件，光懂原理還不夠，得像師傅帶徒弟那樣，一個個細(xì)節(jié)摳過來。對職業(yè)規(guī)劃來說，這次實習(xí)把我的興趣從純粹的射頻拉到了高速信號完整性這邊。公司現(xiàn)在做5G產(chǎn)品，對SI/PI要求特別高，但我也看到資料說，未來6G可能更依賴集成度和AI，硬件會跟軟件結(jié)合更緊。所以接下來打算系統(tǒng)補(bǔ)課，先把眼里的高速基礎(chǔ)打牢，比如差分信號、阻抗控制、電源完整性這些，再學(xué)學(xué)EMC，打算年底考個PMP或者CPRE，提升項目管理能力。實習(xí)時導(dǎo)師提過，硬件工程師以后可能要帶團(tuán)隊做系統(tǒng)方案，現(xiàn)在想想，光會做板子確實不夠。這段經(jīng)歷就像個催化劑，讓我更清楚路該怎么走，雖然知道后面還有很長的路，但至少方向更明確了。四、致謝在公司這8周的實習(xí)，能順利完成工作，離不開不少人的幫助。感謝公司提供了實踐平臺，讓我有機(jī)會把課堂上學(xué)到的信號完整性、阻抗匹配這些理論用到實際項目中。特別感謝我的導(dǎo)師，從剛開始帶我熟悉項目文檔，到后來指導(dǎo)我排查DDR5內(nèi)存和射頻模塊的調(diào)試問題，每步都挺耐心，給我講了很多學(xué)校里沒教但工作中特別有用的經(jīng)驗，比如怎么根據(jù)眼圖特征