碳化硅電機(jī)控制器的特性分析及建模分析案例目錄TOC\o"1-3"\h\u15323碳化硅電機(jī)控制器的特性分析及建模分析案例 1196671.1靜態(tài)特性分析與建模 1194941.1.1核心MOS管分析與建模 2201371.1.2閾值電壓分析與建模 3164121.1.3導(dǎo)通電阻分析與建模 4208631.1.4體二極管分析與建模 5148681.2動(dòng)態(tài)特性分析與建模 6711.1.1寄生電容分析與建模 6274691.1.2開關(guān)過程分析 8309911.3Simulink模型驗(yàn)證與分析 1131281.4小結(jié) 13目前，對(duì)于SiC-MOSFET器件的分析大多基于Pspice等電路仿真軟件，這類電路仿真軟件并不適用于控制系統(tǒng)建模仿真，隨著對(duì)SiC-MOSFET研究的逐漸深入,SiC-MOSFET在電機(jī)驅(qū)動(dòng)控制領(lǐng)域的應(yīng)用前景十分廣闊[33-35]，但是在控制系統(tǒng)仿真建模領(lǐng)域應(yīng)用最廣的Matlab/Simulink中，對(duì)于SiC-MOSFET器件建模的研究很少，且現(xiàn)有的模型不能準(zhǔn)確反映功率器件的特性。本章節(jié)通過對(duì)SEMIKRON公司的第二代高性能SiC-MOSFET功率模塊SKM500MB120SC的靜態(tài)、動(dòng)態(tài)特性進(jìn)行綜合分析，建立器件內(nèi)部數(shù)學(xué)表達(dá)式，然后利用Matlab/Simulink可編程函數(shù)特性和搭建電路的便利建立SiC-MOSFET等效模型，來模擬SiC-MOSFET的靜、動(dòng)態(tài)特性，其中，在靜態(tài)特性中，詳細(xì)介紹SiC-MOSFET核心MOS管以及內(nèi)部體二極管、閾值電壓、導(dǎo)通電阻的建立過程和參數(shù)提取方法。在動(dòng)態(tài)特性中分析在不同開關(guān)時(shí)刻下電壓電流的關(guān)系，建立對(duì)應(yīng)的動(dòng)態(tài)等效電路模型。1.1靜態(tài)特性分析與建模SiC-MOSFET靜態(tài)特性主要包含轉(zhuǎn)移特性和輸出特性。實(shí)際上SiC-MOSFET的靜態(tài)特性體現(xiàn)的是功率器件漏極電流與柵源電壓、漏源電壓之間的關(guān)系，由于SiC-MOSFET內(nèi)部寄生電容只有在動(dòng)態(tài)開關(guān)過程發(fā)揮作用，因此，在進(jìn)行靜態(tài)分析與建模過程中，內(nèi)部寄生電容模型暫不考慮，只需要建立核心MOS管、柵極電阻以及體二極管。圖2-1SiC-MOSFET模型圖Figure2-1SiC-MOSFETmodeldiagram本文采用的SiC-MOSFET靜態(tài)模型如圖2-1所示，包含模型核心MOS管、體二極管Db以及柵極電阻Rg。核心MOS管實(shí)際上是一個(gè)電壓控制電流源Id，Id包含轉(zhuǎn)移特性方程和輸出特性方程。體二極管是在SiC-MOSFET漏源極之間存在的一個(gè)固有的寄生二極管，當(dāng)電路中出現(xiàn)較大反向電流時(shí)，可以從體二極管導(dǎo)出，起到保護(hù)功率器件的作用。柵極電阻Rg可以為MOS管提供偏置電壓，同時(shí)柵極電阻可以起到隔離以及防止寄生振蕩的作用。1.1.1核心MOS管分析與建模傳統(tǒng)的碳化硅靜態(tài)特性建模采用分段式建模的方式，將輸出特性線性分為3個(gè)區(qū)域，截止區(qū)、飽和區(qū)以及非飽和區(qū)。以漏源電壓Vds、柵源電壓Vgs和閾值電壓Vth三者之間的關(guān)系作為判別條件，根據(jù)不同的條件得出相應(yīng)的漏極電流值。這種建模方式基于物理模型可以詳細(xì)的表征功率器件的物理特性，但是這種建模方式中含有大量的實(shí)際物理含義的參數(shù)[36-37]，同時(shí)線性的將柵源電壓Vgs進(jìn)行分段分析，會(huì)導(dǎo)致間斷點(diǎn)求導(dǎo)的時(shí)候不收斂[38]。為了提高所建模型的準(zhǔn)確性，在這里采用一種非分段、連續(xù)可導(dǎo)的受控電流源模型來表征功率器件的輸出特性以及轉(zhuǎn)移特性。采用受控電流源Id用來描述SiC-MOSFET內(nèi)部電壓與電流的關(guān)系，包括轉(zhuǎn)移特性方程Id1和輸出特性方程Id2。轉(zhuǎn)移特性方程如式（2-1）所示，其中Id1描述的是SiC-MOSFET柵源電壓Vgs與漏極電流Id之間的關(guān)系，通過在Angelov大信號(hào)電路模型基礎(chǔ)上化簡得到[39]。輸出特性方程如式（2-2）所示，Id2描述的是功率器件漏源電壓Vds與漏極電流Id之間的關(guān)系。同時(shí)為了同時(shí)能夠擬合轉(zhuǎn)移特性和輸出特性，將Id1和Id2相乘得到完整的Id方程。Id1=式中a、b、c、d、e均為轉(zhuǎn)移特性擬合參數(shù)。Id2描述的是功率器件漏源電壓Vds與漏極電流Id之間的關(guān)系Id2式中m和n為輸出特性擬合參數(shù)。為了能夠同時(shí)擬合轉(zhuǎn)移特性和輸出特性，將Id1和Id2相乘得到Id的方程Id同時(shí)，為了能夠體現(xiàn)出MOS管的3個(gè)工作區(qū)域（截止區(qū)、飽和區(qū)以及非飽和區(qū)），以及在不同柵源電壓Vgs下，電流Id與漏源電壓Vds之間的關(guān)系，將參數(shù)m和n設(shè)定為隨柵源電壓Vgs變化而變化的函數(shù)，即Id通過參數(shù)提取，上式中m(VgsmV表2-125℃條件下核心MOS管擬合參數(shù)Table2-1FittingparametersofcoreMOStubeat25℃參數(shù)abcde數(shù)值1.23210.3126-0.0083-10.243-1.22591.1.2閾值電壓分析與建模SiC-MOSFET的閾值電壓Vth具有負(fù)溫度特性，過高的閾值電壓會(huì)使柵極電壓Vgs降低進(jìn)而加大功率器件的驅(qū)動(dòng)難度，同時(shí)閾值電壓過低也會(huì)導(dǎo)致電路中器件誤導(dǎo)通[40]，傳統(tǒng)的建模[41-42]采用線性擬合的方式對(duì)閾值電壓進(jìn)行建模，誤差較大，并且不能很好擬合出閾值電壓的溫度特性。因此有必要對(duì)閾值電壓進(jìn)行精準(zhǔn)建模。從廠商提供的數(shù)據(jù)手冊(cè)中可以看到，閾值電壓隨溫度（T）的增加呈現(xiàn)明顯的非線性變化，因此建模的時(shí)候不能單純的將閾值電壓Vth設(shè)定為恒定值。通過利用數(shù)據(jù)采集軟件Getgate對(duì)數(shù)據(jù)進(jìn)行采集，然后對(duì)采集到的數(shù)據(jù)進(jìn)行非線性擬合，擬合方程如式2-6所示Vth式中K1、K2和K3均為閾值電壓的擬合系數(shù)，其中具體參數(shù)如表2-2所示。表2-2閾值電壓擬合參數(shù)Table2-2Thresholdvoltagefittingparameters參數(shù)K1K2K3數(shù)值1.74571.4185159.048圖2-2為SiC-MOSFET閾值電壓隨溫度變化的仿真對(duì)比結(jié)果，從圖中可以看出，閾值電壓隨著溫度的變化而變化，且表現(xiàn)出負(fù)溫度特性，所擬合曲線與數(shù)據(jù)手冊(cè)曲線誤差在2%以內(nèi)，說明所建模型可以模擬出閾值電壓的溫度特性，可以滿足實(shí)驗(yàn)需求。圖2-2SiC-MOSFET的閾值電壓隨溫度變化結(jié)果對(duì)比曲線Figure2-2ComparisoncurveofSiC-MOSFETthresholdvoltagewithtemperature1.1.3導(dǎo)通電阻分析與建模當(dāng)SiC-MOSFET管工作在截止區(qū)的時(shí)候，對(duì)外可以等效為一個(gè)線性電阻，即截止區(qū)的電阻可以表征為SiC-MOSFET的導(dǎo)通電阻。導(dǎo)通電阻決定了功率器件的開關(guān)以及導(dǎo)通損耗，因此導(dǎo)通電阻是衡量SiC-MOSFET性能的主要參數(shù)之一。SiC-MOSFET導(dǎo)通電阻Rds容易受電壓和溫度的影響，從而會(huì)進(jìn)一步影響到功率器件的靜態(tài)特性和動(dòng)態(tài)特性。傳統(tǒng)建模將導(dǎo)通電阻設(shè)置為定值電阻[43]無法模擬出SiC功率器件的溫度特性。通過分析特性可知，導(dǎo)通電阻Rds受溫度的影響呈現(xiàn)非線性變化的趨勢，對(duì)導(dǎo)通電阻與溫度的關(guān)系曲線進(jìn)行數(shù)學(xué)擬合，同時(shí)為進(jìn)一步提升擬合的精度和準(zhǔn)確性，進(jìn)行三階擬合，得到如式2-7所示的擬合方程：Rds式中：K4、K5、K6和K7均為導(dǎo)通電阻擬合系數(shù)，具體數(shù)值如表2-3所示。表2-3導(dǎo)通電阻擬合參數(shù)Table2-3On-resistancefittingparameters參數(shù)K4K5K6K7數(shù)值40.34860.16184.1581×1.6752×導(dǎo)通電阻擬合對(duì)比如圖2-3所示，通過計(jì)算，擬合曲線與數(shù)據(jù)手冊(cè)曲線的平均相對(duì)誤差為1.56%，在合理范圍之內(nèi)，而且從圖中可以看出，在給定不同柵源電壓下，所建模型的擬合曲線能夠隨著溫度的升高而增加，通過與數(shù)據(jù)手冊(cè)曲線對(duì)比可知，所建模型能夠較好的描述SiC-MOSFET導(dǎo)通電阻的變溫度特性。圖2-3不同VGS條件下導(dǎo)通電阻隨結(jié)溫變化曲線Figure2-3Variationcurveofon-resistancewithjunctiontemperatureunderdifferentVGSconditions1.1.4體二極管分析與建模常規(guī)的對(duì)體二極管Db建模是基于PSpice中自帶的體二極管模型建模，這種模型較為簡單，無法完全描繪漏源極反并聯(lián)二極管的特性，因此有必要單獨(dú)對(duì)體二極管單獨(dú)建模，來模擬更加精準(zhǔn)的SiC-MOSFET模型。通過對(duì)SiC-MOSFET分析可知，體二極管的特性主要包括I-V特性以及結(jié)電容特性。其中I-V特性表征的是功率器件在不同柵源電壓下漏源電流Ids與漏源電流Vds之間的關(guān)系。而體二極管的結(jié)電容與SiC-MOSFET內(nèi)部寄生電容Cds均是SiC-MOSFET內(nèi)部PN節(jié)耗盡層的寄生電容。因此，為了避免重復(fù)建模，會(huì)在后面對(duì)漏源電容Cds單獨(dú)建模，體二極管的取值大小等同于漏源電容Cds。通過分析可知，體二極管的漏極電流會(huì)隨著漏源電壓呈現(xiàn)強(qiáng)烈的非線性特征，因此，首先利用Origin軟件獲取數(shù)據(jù)手冊(cè)中的有效數(shù)據(jù)，然后通過非線性擬合得數(shù)學(xué)方程，如式2-8所示Ids=A1式中，A1、A2、A3、A4均是體二極管的擬合系數(shù)，具體數(shù)值如表2-4所示。表2-4內(nèi)部寄生二極管擬合參數(shù)Table2-4Internalparasiticdiodefittingparameters參數(shù)A1A2A3A4數(shù)值-33.57699.3412-6.42141.4181體二極管的I-V特性擬合如圖2-4所示，通過將擬合得到的數(shù)據(jù)曲線與官方數(shù)據(jù)手冊(cè)進(jìn)行計(jì)算，兩者的相對(duì)誤差為1.35%，同時(shí)從圖中可以看出，擬合的到的I-V曲線與數(shù)據(jù)手冊(cè)數(shù)據(jù)有著很高的契合度，說明所建模型的準(zhǔn)確性。圖2-4不同VGS條件下體二極管的I-V變化曲線Figure2-4I-VcurveofbodydiodeunderdifferentVGSconditions1.2動(dòng)態(tài)特性分析與建模SiC-MOSFET的動(dòng)態(tài)特性主要指的是器件的開關(guān)特性，而器件內(nèi)部寄生的結(jié)電容直接影響著器件的開關(guān)過程，因此本節(jié)重點(diǎn)對(duì)功率器件內(nèi)部寄生電容進(jìn)行建模研究，同時(shí)對(duì)功率器件開關(guān)過程中電壓電流關(guān)系進(jìn)行分析，推導(dǎo)出電壓電流關(guān)系式，為后面在Simulink建立SiC-MOSFET等效電路模型提供理論支持。1.1.1寄生電容分析與建模SiC-MOSFET在器件內(nèi)部寄生有3個(gè)極間電容，分別是柵漏電容Cgd、漏源電容Cds和柵源電容Cgs，這些電容呈現(xiàn)強(qiáng)烈的非線性特征，同時(shí)電容兩端電壓的變化直接影響其動(dòng)態(tài)特性，進(jìn)一步?jīng)Q定器件的開關(guān)性能，同時(shí)內(nèi)部寄生電容還會(huì)對(duì)器件開關(guān)過程的電壓、電流尖峰[44]以及EMI噪聲[45-48]等造成影響。對(duì)于內(nèi)部寄生電容參數(shù)，數(shù)據(jù)手冊(cè)只提供輸入電容Ciss、輸出電容Coss、傳輸電容Crss曲線，但是可以通過式（2-9）[49]可以獲得建模所需要的Cgd、Cds和Cgs數(shù)據(jù)，即Cgd在SiC-MOSFET寄生的3個(gè)非線性電容中，Cgs隨Vgs變化不明顯，一般默認(rèn)為常數(shù)。Cgd和Cds的容值與其加在其兩端的電壓有明顯非線性跟隨特征，根據(jù)這些特征建立C-V關(guān)系。同時(shí)在實(shí)際分析中發(fā)現(xiàn)柵漏電壓Vgd=Vgs-Vds，且Vgs對(duì)Vds而言影響太小，在這里默認(rèn)為Vgd=-Vds。Cgd在Vds為0-15V區(qū)間內(nèi)的變化跨越2個(gè)數(shù)量級(jí)，利用分段函數(shù)擬合Cgd來降低擬合誤差，提升擬合曲線的精準(zhǔn)度。根據(jù)兩端擬合曲線交點(diǎn)的位置，選擇Vgd=-13.412V作為參考節(jié)點(diǎn)，獲得如式2-10、式2-11所示函數(shù)表達(dá)式。擬合曲線與數(shù)據(jù)手冊(cè)曲線對(duì)比如圖2-5所示，由于柵源電容Cgs是常數(shù)，所以仿真曲線是一條直線，另外可以看出擬合曲線可以較準(zhǔn)確表現(xiàn)出漏源電容Cds和柵漏電容Cgd隨漏源電壓Vds變化的非線性特性，通過對(duì)擬合曲線和數(shù)據(jù)手冊(cè)曲線進(jìn)行誤差分析，兩者的誤差在0.56%，在合理范圍之內(nèi)說明所建模型對(duì)非線性電容特性描述較為準(zhǔn)確。Cgs=f式中A1~A8和M1~M4均為內(nèi)部寄生電容擬合參數(shù)，具體數(shù)值如表2-5所示。表2-5內(nèi)部寄生二極管擬合參數(shù)Table2-5Internalparasiticdiodefittingparameters參數(shù)A1A2A3A4A5A6數(shù)值337.12872661.9339863.16152851.7502-2226.3668-6.1512×10A7A8M1M2M3M4190.5065-0.51193.547347.35570.71597.6314圖2-5內(nèi)部寄生電容擬合曲線與數(shù)據(jù)手冊(cè)曲線對(duì)比Figure2-5Comparisonofinternalparasiticcapacitancefittingcurveanddatasheetcurve1.1.2開關(guān)過程分析在對(duì)SiC-MOSFET內(nèi)部寄生電容研究的基礎(chǔ)上，基于雙脈沖測試原理對(duì)理想條件下SiC-MOSFET的開關(guān)過程進(jìn)行分析，建立如圖2-6所示的等效電路圖。其中，VG為柵極驅(qū)動(dòng)電壓，Rg為功率器件內(nèi)部的柵極電阻，VDC為輸入電壓源。開通和關(guān)斷過程可以分為8個(gè)階段，如圖2-7所示。式（2-12）~式（2-25）給出了這兩個(gè)過程中器件內(nèi)部電壓、電流方程，通過方程可以計(jì)算出每一個(gè)過程中Vgs、Vds和Id(漏極電流)隨時(shí)間的變化。t0~t1開通延時(shí)階段。t0時(shí)刻?hào)艠O驅(qū)動(dòng)電壓VG開始升高。在該時(shí)刻，柵極驅(qū)動(dòng)電壓開始對(duì)柵源電容Cgs充電，Cgs兩端的柵源電壓Vgs開始增加，直到t1時(shí)刻Vgs=Vth。在t1之前柵源電壓Vgs未達(dá)到閾值電壓，因此Id=0，Vds=VDC。如下式所示該階段對(duì)應(yīng)的方程為Vgs（2-13）圖2-6SiC-MOSFET動(dòng)態(tài)等效電路示意圖Figure2-6SchematicdiagramofSiC-MOSFETdynamicequivalentcircuit（A）開通過程(A)Starttheprocess（B）關(guān)斷過程(B)Turn-offprocess圖2-7SiC-MOSFET模擬開關(guān)過程Figure2-7SiC-MOSFETanalogswitchingprocesst1~t2階段，漏極電流Id上升階段。Vgs從Vth增大到米勒電壓Vmil，漏極電流Id受驅(qū)動(dòng)電壓VG的影響開始從0增加，在t2時(shí)刻，Id=I0（I0為導(dǎo)通電流）后功率器件開始導(dǎo)通，此時(shí)漏源Vds仍然保持不變。式中g(shù)為跨導(dǎo)系數(shù)（查閱數(shù)據(jù)手冊(cè)可得），t2階段Vgs對(duì)應(yīng)的方程為Vgs該階段對(duì)應(yīng)的方程為Idt2t2~t3階段，Vds下降階段。漏極電流Id會(huì)逐漸增大，并在t2時(shí)刻到達(dá)I0后保持不變。與此同時(shí)，漏源電壓Vds會(huì)以一定斜率降低到導(dǎo)通電壓（RgI0），柵極驅(qū)動(dòng)電流為Cgd充電，由于Cgd遠(yuǎn)大于Cgs，所以驅(qū)動(dòng)電流全部用來給Cgd充電，從而使Vgs維持在米勒電壓階段，該階段又稱為米勒平臺(tái)。該階段對(duì)應(yīng)的方程為Vdstt3~t4完全導(dǎo)通階段。在米勒平臺(tái)末期，柵極驅(qū)動(dòng)電流同時(shí)給Cgs和Cgd充電，柵源電壓逐漸上升到Vgs=VG，漏極電流、漏源電壓保持不變，SiC-MOSFET進(jìn)入完全導(dǎo)通狀態(tài)，開通過程結(jié)束。關(guān)斷過程與開通過程類似，也可以分為4個(gè)階段。t5~t6關(guān)斷延時(shí)時(shí)刻，t5時(shí)刻?hào)艠O驅(qū)動(dòng)信號(hào)開始下降，VG=0，Vgs會(huì)逐漸降低，在t6時(shí)刻降低到Vmil，Vds維持在導(dǎo)通電壓不變，漏極電流保持不變，該階段對(duì)應(yīng)的方程為Vgst6t6~t7時(shí)刻?hào)旁措妷荷仙龝r(shí)間，Vgs會(huì)一直維持在Vmil這個(gè)階段，漏極電流維持在I0不變，漏源電壓Vds會(huì)從導(dǎo)通電壓逐漸增大到VDC。該階段對(duì)應(yīng)的方程為Vdst7t7~t8階段，漏極電流會(huì)呈現(xiàn)指數(shù)下降，直到在t8時(shí)刻降為0，柵源電壓Vgs從米勒電壓Vmil逐漸降低到閾值電壓Vth。該階段對(duì)應(yīng)的方程為VgsIdt8t8~t9時(shí)刻，漏極電流Id=0，Vds=VDC保持不變，柵源電壓Vgs逐漸降低到0.1.3Simulink模型驗(yàn)證與分析圖2-8SiC-MOSFETSimulink仿真電路示意圖Figure2-8SchematicdiagramofSiC-MOSFETSimulinksimulationcircuit根據(jù)對(duì)SiC-MOSFET靜動(dòng)態(tài)特性的分析，在Matlab/Simulink中建立等效電路模型，如圖2-8所示，其中Vgs-power和Vds-power分別為柵源電壓控制信號(hào)和漏源電壓控制信號(hào)；Model模塊用來調(diào)整SiC-MOSFET的模型狀態(tài)，當(dāng)Model=1時(shí)，SiC-MOSFET處于靜態(tài)狀態(tài)，反之處在動(dòng)態(tài)狀態(tài)；模塊T表示的器件結(jié)溫，通過設(shè)定不同的數(shù)值來模擬器件的工作溫度；Cgd、Cds、Rds、Db模塊是通過編寫函數(shù)關(guān)系構(gòu)造的非線性電容模塊、電阻模塊以及體二極管模塊；Rg表示器件內(nèi)部的柵極電阻，Rp為旁路電阻，當(dāng)S2斷開時(shí)，為受控電流源提供閉合回路；MOS-CoreFunction模塊是靜態(tài)和動(dòng)態(tài)的核心模塊，包含靜態(tài)特性公式，閾值電壓與溫度的關(guān)系以及根據(jù)動(dòng)態(tài)特性建立的電壓電流關(guān)系式。轉(zhuǎn)移特性與輸出特性擬合結(jié)果如圖2-9和圖2-10所示。從圖中可以看出，隨著柵源電壓Vgs的變化，擬合得到的特性曲線與數(shù)據(jù)手冊(cè)曲線基本一致。說明電流受控源模型可以較精確的描述SiC-MOSFET的靜態(tài)特性。圖2-11和圖2-12分別為柵極驅(qū)動(dòng)電壓VG=20V，漏源電源VDC=200V，漏極電流Id=50A，Rg=1.5Ω，T=25℃的條件下，SiC-MOSFET開通時(shí)間和關(guān)斷時(shí)間的波形圖。為了更直觀地驗(yàn)證模型的動(dòng)態(tài)特性，將仿真的上升時(shí)間和下降時(shí)間與數(shù)據(jù)手冊(cè)提供的數(shù)值進(jìn)行對(duì)比，如表2-1所示。仿真模型與數(shù)據(jù)手冊(cè)模型的開通時(shí)間分別為18.7ns和20ns，誤差為6.5%；仿真模型與數(shù)據(jù)手冊(cè)模型的關(guān)斷時(shí)間分別為17.1ns和18ns，誤差為5%，通過對(duì)比可以看出，仿真值與數(shù)據(jù)手冊(cè)提供的標(biāo)準(zhǔn)值大致相同，所建模型能很好地表征SiC-MOSFET開通和關(guān)斷過程，有利于SiC-MOSFET在實(shí)際電路中的應(yīng)用和仿真。圖2-925℃時(shí)SiC-MOSFET的轉(zhuǎn)移特性擬合結(jié)果對(duì)比曲線Fig.2-9ComparisoncurveofSiC-MOSFETtransferc