加速作為更高級的計算特性，會極大的優(yōu)化算力成本與時延，從而全方位的提升部署交換機內(nèi)部將數(shù)據(jù)類型轉(zhuǎn)化為FP32，同時每次計算時都按既定的順序相加，最大程度IFEC完全與上層協(xié)議解耦，上層協(xié)議則無需對于無需交換機預(yù)留資源的行為，比如單純的寫Version:描述：該字段用于描述報文類型，從而確定后續(xù)的操作，最高2bit分別為卸載位與規(guī)約位，卸載位bit置位表示此加速group會直接通過數(shù)據(jù)面創(chuàng)建，規(guī)描述：該字段旨在定義加速過程中出現(xiàn)的異常情況，置位表示1：規(guī)約操作超時：Switch遲遲收不到返回的數(shù)據(jù)2：聚合操作超時：Switch進行Ack聚合的場景下timeoutstatus置位后返回給源xPU。此時交換機可以4.3.3xPUid164.3.4xPUid8如下圖所示，xPU1-8在一個IF依然可以通過lldp對id關(guān)系進行驗證，用于確保id的正確性家獨立對分配到的輸入進行處理并返回，返回后的數(shù)據(jù)會進Dispatch可以被看作是將數(shù)據(jù)從一個或多個源節(jié)點發(fā)送到多個目標節(jié)點的過程，在AF分離等場景下，可xPU側(cè)會根據(jù)自身情況，選擇合適的組播頭，如果選擇的專家數(shù)超過了組播頭IFECSwitch僅支持按端口粒度對稱顯存廣泛應(yīng)用于大模型訓(xùn)練、推理場景中，多個xPU通過程序員通常利用原子操作與內(nèi)存順序語義，在內(nèi)存語義互連系統(tǒng)中構(gòu)建所需的內(nèi)存一致性性能相似的業(yè)務(wù)報文，并把這些報文存儲在相應(yīng)的緩沖區(qū)里針對IFEC流量，建議將請求流量與數(shù)據(jù)根據(jù)集合通信中，輸入和輸出xPU內(nèi)存地址的對應(yīng)關(guān)系，可以將集合通信分類給定輸入大小的情況下，可以完全確定每一個輸入數(shù)據(jù)和輸出位置的對應(yīng)關(guān)系相似。因此，可以在集合通信開始時，發(fā)側(cè)xPU可以直每一份數(shù)據(jù)會有Top-K份復(fù)制，發(fā)送到至多Top-K個xPU上。這里，同一份數(shù)據(jù)在不同的xPU上的內(nèi)存顯存中連續(xù)的排布。該方案會引入過多的顯存開銷。本章節(jié)提供一個3.對于Dispatch集合通信，發(fā)側(cè)xPUi到在網(wǎng)計算交換機上，第k個張量傳遞的目獲取發(fā)側(cè)真實顯存地址，將對應(yīng)張量發(fā)送至交換機。待交換機收到全部AXI是ARM提出的一種高性能、高帶寬、低延遲的片上總線協(xié)議，廣泛用于AI加速器等內(nèi)部模塊互聯(lián)，AXI4的角色從事務(wù)發(fā)起的角度分為Master與Slave，Master發(fā)起請UCIe（UniversalChipletInterconnectExpress）是一個開放標準，通常用于Chiplet之間的高速互現(xiàn)異構(gòu)集成。對于使用UCIE與AXI進行片間互聯(lián)的xPU架構(gòu)中，通常使用AXI2UCIE-Bridge進行串并轉(zhuǎn)換，數(shù)據(jù)傳輸，AXI-Adaptor進行AXI事物代理xPU可通過增加IFEC相關(guān)指令，比如多播寫與多播讀，或提前下發(fā)請求在控制流上支持均可，片上網(wǎng)絡(luò)需具備類AXI的Sideband通道傳遞IFEC相關(guān)信息，對于使用AXI協(xié)議族互聯(lián)的xPU，數(shù)據(jù)部分可通過標準AIX4/5總線進行傳遞，端側(cè)IP則需要對IFEC信息與Payload對齊合并后再發(fā)送。對于非AXI總線互聯(lián)的XPU，則可以考慮Streming方式直接傳遞。對于使用AXI協(xié)議族互聯(lián)的xPU，可通過擴展AXIAWuser信號、ARuser信號、Ruser信號分別攜帶寫數(shù)據(jù)、讀請求、讀數(shù)據(jù)的IFEC信息。部分xPU在user信號也許中已類型操作類型等，針對此種情況僅需要攜帶攜帶Version、type、insid等信息即可，的位寬占用。對于多播頭，除了user信號攜帶bitmap外，也可通過xPUids傳遞，IP側(cè)可以選擇通過xPUids進行封裝，此類方案優(yōu)勢是所有的打包信息在一個cy