2025年集成電路制造試卷及答案一、單項選擇題（每題2分，共20分。每題只有一個正確答案，錯選、多選均不得分）1.在14nmFinFET工藝中，柵極長度Lg的縮小主要受限于下列哪一項物理效應？A.短溝道效應（SCE）B.漏極誘導勢壘降低（DIBL）C.柵極漏電流（Gateleakage）D.量子隧穿效應（QTE）答案：B解析：DIBL使閾值電壓隨漏壓升高而下降，是FinFET柵長縮小的首要瓶頸；SCE雖相關，但FinFET三維結構已大幅抑制；柵漏與隧穿為更高階效應。2.下列哪種清洗液對去除CuCMP后表面有機殘留最有效且對lowk損傷最??？A.稀HF（0.5%）B.臭氧水（DIO?，5ppm）C.羧酸系螯合劑（pH≈4.5）D.標準RCA1（NH?OH/H?O?/H?O）答案：C解析：羧酸可螯合Cu2?且pH接近中性，對多孔lowk（k≤2.4）侵蝕速率<0.2nm/min；臭氧水雖去有機但易氧化lowk；RCA1高pH會增大k值。3.在EUV光刻中，下列哪一項是“隨機缺陷”（stochasticdefect）的最直接表征手段？A.暗場散射儀（Darkfieldscatterometry）B.電子束復檢（ebeamreview）C.光刻膠酸擴散長度（BLM）D.局部臨界尺寸均勻性（LCDU）答案：D解析：LCDU直接量化線邊粗糙度（LER）與局部缺失/橋接概率，是隨機缺陷的統計體現；ebeamreview為事后觀察，非直接表征。4.當采用SAQP（自對準四重圖形）技術時，最關鍵的刻蝕步驟是：A.第一重芯軸（mandrel）刻蝕B.第二重側墻（spacer）刻蝕C.第三重芯軸去除D.第四重側墻刻蝕答案：A解析：第一重芯軸的線寬/側壁粗糙度將按1:2比例傳遞到最終四重圖形，任何偏差會被后續(xù)步驟放大；后續(xù)步驟主要起“復制”作用。5.在3DNAND垂直通道（VC）工藝中，用于形成多晶硅通道的最常用沉積方法是：A.LPCVDSiH?625°CB.PECVDSiH?400°CC.RTCVDSiH?Cl?550°CD.ALDSiH?Cl?400°C答案：A解析：625°CLPCVD可獲得大晶粒、低電阻率多晶硅，且對ONO堆疊層熱預算可接受；ALD沉積速率過低，PECVD晶粒小、缺陷多。6.下列哪一項最能直接反映Cu互連電遷移（EM）壽命的“快評估”結果？A.布萊克方程（Black’sequation）n值B.電阻漂移（ΔR/R?）>5%時間C.晶向（111）/（200）比例D.電子散射平均自由程答案：B解析：ΔR/R?>5%為失效判據，通過加速測試外推壽命；n值需長期統計，晶向與散射為間接因子。7.在GaAsHBT器件中，發(fā)射極金屬常用Ni/AuGe/Ni，其主要作用是：A.降低接觸電阻并形成n?表面B.抑制Au向GaAs擴散C.提高金屬堆疊應力緩沖D.增強抗電遷移能力答案：B解析：Ni層作為擴散阻擋層，防止Au在400°C合金時形成深能級缺陷；接觸電阻主要由Ge摻雜決定。8.當使用KrF（248nm）光刻膠進行90nm孤立孔光刻時，最佳光學鄰近修正（OPC）模型必須包含：A.矢量成像+3D光刻膠模型+酸擴散B.標量成像+2D光刻膠模型+酸擴散C.矢量成像+2D光刻膠模型+PEB動態(tài)D.標量成像+3D光刻膠模型+PEB動態(tài)答案：A解析：孤立孔在高NA（>0.75）下矢量效應顯著，3D光刻膠模型可預測頂部圓化與底部footing；酸擴散決定有效孔徑。9.在7nm節(jié)點，采用Co填充中段（MOL）接觸孔，其優(yōu)勢不包括：A.電阻率比W低40%B.抗電遷移能力比Cu高C.可采用低溫ALD（<350°C）D.與TiN粘附層熱膨脹匹配答案：B解析：CoEM能力優(yōu)于W但遠遜于Cu；其余均為Co在MOL的實際優(yōu)勢。10.下列哪種缺陷最可能在Cu雙大馬士革CMP后產生“鼠咬”（mousebite）？A.研磨液中Al?O?顆粒>150nmB.研磨墊表面粗糙度Ra>15μmC.低k材料斷裂韌性<0.2MPa·m?·?D.Cu/低k界面剪切應力>60MPa答案：D解析：界面剪切應力高導致lowk在Cu邊緣被“撕掉”形成缺口；顆粒與墊粗糙主要產生劃痕；斷裂韌性低為必要條件而非直接原因。二、多項選擇題（每題3分，共15分。每題有兩個或兩個以上正確答案，多選、漏選、錯選均不得分）11.關于EUV光刻膠中金屬氧化物（如ZrO?）納米顆粒的作用，正確的是：A.提高對13.5nm吸收截面B.降低酸擴散長度C.增加曝光后烘烤（PEB）靈敏度D.抑制光刻膠塌陷答案：A、B、D解析：高原子序數元素提高吸收；顆粒表面羥基可捕獲酸，降低擴散；顆粒作為“骨架”提高模量，減少細線粘連塌陷；靈敏度通常降低。12.在FinFET源/漏外延SiP中，為了獲得高P摻雜（>1×1021cm?3）且低缺陷，可采取：A.降低外延溫度至550°CB.引入HCl原位刻蝕循環(huán)C.采用PH?脈沖摻雜D.在H?氛圍下快速退火答案：B、C解析：HCl循環(huán)去除表面氧化物與缺陷；PH?脈沖可提高P并入率；低溫反而降低P溶解度；H?退火會驅出P。13.下列哪些手段可有效抑制3DNAND堆疊過程中的“翹曲”（warpage）？A.采用應力梯度<10MPa·μm?1的PECVDSiNB.在每8層插入高壓縮應力SiO?C.使用650μm厚晶圓D.采用低溫（<400°C）ALDSiO?答案：A、C解析：低應力SiN與加厚晶圓可降低翹曲；插入壓縮SiO?會引入反翹；低溫ALD應力低但沉積效率差，非直接抑制手段。14.在CuCMP后清洗中，為防止Cu表面“點蝕”（pitting），可添加：A.苯并三氮唑（BTA）B.檸檬酸C.甘氨酸D.硅烷偶聯劑答案：A、B解析：BTA形成CuBTA保護膜；檸檬酸螯合Cu2?降低局部電池腐蝕；甘氨酸為絡合劑但緩沖能力弱；硅烷用于lowk表面改性。15.關于DSA（定向自組裝）工藝缺陷，下列哪些屬于“動力學缺陷”？A.位錯（dislocation）B.橋接（bridge）C.孔洞（vacancy）D.層錯（linedisclination）答案：A、C、D解析：位錯、孔洞、層錯為鏈段未充分擴散導致；橋接多為化學計量或顯影殘留，屬“化學缺陷”。三、判斷題（每題1分，共10分。正確打“√”，錯誤打“×”）16.在28nm節(jié)點，使用SiON柵介質的柵漏電流比HfO?高兩個數量級。答案：√解析：SiONEOT≈1.2nm時Jg≈1×10?2A/cm2，HfO?EOT≈0.9nm時Jg≈1×10??A/cm2。17.采用低溫Cu（<200°C）濺射可直接填充40nm6:1深寬比通孔。答案：×解析：低溫Cu濺射臺階覆蓋差，需先沉積TaN/Ta阻擋+Cu種子，再電鍍填充。18.在FinFET中，將fin寬度Wfin從8nm縮小到5nm，亞閾值擺幅（SS）會減小。答案：√解析：Wfin減小→柵控增強→表面勢壘更陡，SS下降約5mV/dec。19.對于EUV光刻，增加光源功率可直接降低隨機缺陷密度，且呈線性關系。答案：×解析：隨機缺陷∝1/（劑量×光斑面積），需增加劑量而非功率本身；功率提高可降低曝光時間，但非線性。20.在3DIC中，采用CuSn微凸點（μbump）時，Sn厚度>5μm會顯著降低熱疲勞壽命。答案：√解析：厚Sn形成過多Cu?Sn脆性相，熱循環(huán)應力集中，壽命下降30%以上。21.使用臭氧水清洗TaN表面可提高Cu與TaN的粘附力。答案：×解析：臭氧氧化TaN形成Ta?O?，界面氧含量升高，粘附力下降；應使用Ar/N?等離子體還原。22.在GaNHEMT中，SiN鈍化層采用PECVD優(yōu)于ICPCVD，因為前者氫含量更低。答案：×解析：ICPCVD氫含量更低（<5at.%），可抑制電流崩塌；PECVD氫高（>20at.%）。23.對于7nm節(jié)點，采用Ru作為MOL接觸金屬，其勢壘高度比Ti低0.2eV。答案：√解析：Ru/nSi勢壘≈0.55eV，Ti/nSi≈0.75eV，差值≈0.2eV。24.在FinFET中，將柵極堆疊由polySi/SiON替換為TiN/HfO?后，平帶電壓正向移動0.4V。答案：×解析：TiN功函數≈4.7eV，polySi≈5.2eV，平帶電壓負向移動。25.采用超臨界CO?干燥可顯著減少EUV光刻膠圖案塌陷，因為表面張力接近零。答案：√解析：超臨界CO?無氣液界面，毛細力≈0，塌陷概率下降90%。四、填空題（每空2分，共20分）26.在14nmFinFET中，為實現Ioff<100nA/μm，findoping濃度需低于________cm?3，同時柵極功函數需接近________eV。答案：5×101?；4.75解析：低溝道摻雜抑制閾值漂移；4.75eV對應TiAlC功函數，滿足nMOS要求。27.當采用SAQP技術，目標多晶硅柵節(jié)距為20nm時，第一重芯軸節(jié)距應為________nm，側墻厚度為________nm。答案：80；20解析：SAQP放大倍率4×；側墻厚度=目標節(jié)距。28.在CuCMP中，為提高低k（k=2.4）剝離強度，常在其表面沉積一層________nm的________材料作為過渡。答案：5；SiCN解析：SiCNk≈5，但可提供高剝離能>5J/m2，且與Cu粘附良好。29.EUV光刻膠中，酸擴散長度（LD）需控制在________nm以內，以滿足________nm節(jié)點LCDU<1.5nm。答案：5；3解析：LD≈5nm時，LCDU≈1.3nm，滿足3nm節(jié)點要求。30.在3DNAND中，若堆疊層數達到256層，晶圓翹曲度需<________μm，否則將導致________曝光失焦。答案：50；掃描場邊緣解析：50μm為掃描儀焦深預算±25μm；邊緣失焦造成CD漂移>10%。五、簡答題（每題8分，共24分）31.簡述FinFET中“翼形擴散”（wingeddiffusion）的形成機理及其對器件性能的影響。答案與解析：形成機理：源/漏外延SiGe或SiP時，沿fin側壁{110}面橫向生長速率高于{100}頂面，形成“翼”狀擴展；高溫驅入（>950°C）使摻雜劑橫向擴散加劇。影響：①翼形區(qū)與柵極重疊增加，導致柵漏交疊電容Cgd升高≈15%，降低AC性能；②翼形區(qū)電場集中，熱載流子注入（HCI）增強，壽命下降≈30%；③翼形區(qū)應力方向改變，使pFET空穴遷移率提升被部分抵消（<5%）。抑制方法：①降低外延溫度至650°C；②采用“凹陷”fin預刻蝕，使翼形區(qū)低于柵極底部；③引入碳共摻雜抑制擴散。32.說明Cu雙大馬士革工藝中“侵蝕”（erosion）與“凹陷”（dishing）的區(qū)別，并給出量化測試方法。答案與解析：區(qū)別：侵蝕指密集陣列區(qū)Cu與lowk同時被磨低，呈“整體下凹”；凹陷指寬Cu線中心相對邊緣磨低，呈“碟形”。量化：①侵蝕：使用AFM掃描10×10μm陣列區(qū)，測得Cu/lowk平均高度差ΔH，侵蝕=ΔH×陣列占空比；②凹陷：使用觸針式輪廓儀橫跨>100μm寬Cu線，測中心與邊緣高度差Δd，凹陷=Δd。規(guī)范：28nm節(jié)點侵蝕<30nm，凹陷<50nm；采用低下壓力（<1.5psi）+軟墊+緩蝕劑（BTA2mM）可同步抑制。33.闡述EUV光刻中“光子彈”（photonshotnoise）對隨機缺陷的貢獻模型，并給出降低缺陷的工藝途徑。答案與解析：模型：隨機缺陷概率P≈exp(?N)，N為每像素吸收光子數，N∝劑量×吸收率×體積；線邊粗糙度σ∝1/√N。降低途徑：①提高劑量：由20mJ/cm2提至40mJ/cm2，N翻倍，缺陷密度降10×；②提高吸收率：摻ZrO?納米顆粒，吸收截面+30%；③減小酸擴散：加高分子酸發(fā)生器，LD由7nm降至4nm；④優(yōu)化顯影：采用TMAH0.23N+表面活性劑，降低溶解波動；⑤超臨界干燥：消除塌陷，間接減少橋接誤判為隨機缺陷。六、計算題（共31分）34.（10分）某14nmFinFET，fin高H=42nm，寬W=8nm，柵長Lg=20nm，柵氧EOT=0.9nm，閾值電壓Vt=0.25V，遷移率μn=1200cm2/V·s，氧化層介電常數εr=3.9。求：①單位fin跨導gm,fin（Vds=0.8V，Vgs=0.7V）；②若fin間距P=30nm，每微米寬度含fin數Nf；③計算單位寬度驅動電流Ion（μA/μm）。解答：①Cox=ε0εr/EOT=(8.85×10?12×3.9)/(0.9×10??)=38.4mF/m2=3.84fF/μm2Cfin=Cox×(2H+W)=3.84×(2×42+8)=3.84×92=353fF/μmgm,fin=μn×Cfin×(Vgs?Vt)/Lg=1200×10??×353×10?1?×(0.45)/(20×10??)=9.5μS②Nf=1μm/P=1000nm/30nm=33.3→33fin③Ion=gm,fin×(Vgs?Vt)×Nf=9.5×0.45×33=1410μA/μm答案：①9.5μS；②33；③1410μA/μm35.（10分）某Cu互連線長L=500μm，寬w=40nm，厚t=80nm，電阻率ρCu=2.2μΩ·cm，工作電流I=80μA，環(huán)境溫度T0=85°C，Jouleheating允許ΔTmax=20°C，熱阻Rth=2.5×10?K/W。求：①線條電阻R；②實際溫升ΔT；③是否滿足EM預算（jmax=1×101?A/m2）？解答：①R=ρL/(wt)=2.2×10??×500×10??/(40×80×10?1?)=0.34kΩ②P=I2R=(80×10??)2×340=2.18mWΔT=P×Rth=2.18×10?3×2.5×10?=54.5K>20K→不滿足③j=I/(wt)=80×10??/(40×80×10?1?=2.5×101?A/m2>1×101?→不滿足答案：①0.34kΩ；②54.5°C；③不滿足，需加寬或降低電流。36.（11分）某3DNAND采用垂直通道，孔徑d=80nm，ONO層厚tono=15nm，多晶硅通道厚tsi=10nm，設計讀取電流Iread=1μA，載流子遷移率μp=80cm2/V·s，閾值電壓Vt=?2V，柵壓Vg=?8V，Vds=?1V。求：①有效溝道半徑Rch；②單位孔洞跨導gm,hole；③若孔密度為2×10?cm?2，每芯片含4×10?孔，計算芯片總讀取電流。解答：①Rch=(d?2tono?tsi)/2=(80?30?10)/2=20nm②Cono=ε0εr/tono=8.85×10?12×7/15×10??=4.13mF/m2=4.13fF/μm2Cchan=Cono×2πRch×L=4.13×2π×20×10?3×L（取L=1μm）=0.52fFgm=μp×Cchan×(Vg?Vt)/L=80×10??×0.52×10?1?×6/1=2.5×10?1?S=25pS③Ichip=1μA×4×10?=4kA（顯然不合理，實際需分頁讀取，僅1/1024頁同時導通→≈4mA）答案：①20nm；②25pS；③4mA（分頁）。七、綜合設計題（共30分）37.某7nm節(jié)點需實現MOL接觸電阻Rc≤50Ω·μm，候選材料為Co、Ru、Mo。給定：?接觸孔深h=60nm，直徑d=25nm；?阻擋層為TiN2nm，電阻率ρTiN=120μΩ·cm；?金屬電阻率：ρCo=6.5μΩ·cm，ρRu=7.5μΩ·cm，ρMo=8.0μΩ·cm；?界面勢壘：ΦCo=0.55eV，ΦRu=0.48eV，ΦMo=0.58eV；?電子平均自由程λCo=5nm，λRu=6nm，λMo=7nm；?需考慮尺寸效應：ρeff=ρbulk(1+λ/d)。任務：①計算三種金屬的有效電阻率；②計算接觸電阻（含擴散+界面電阻）；③選出滿足Rc≤50Ω·μm且工藝成本最低方案；④給出工藝集成流程（含清洗、沉積、退火）。解答：①ρeffCo：6.5×(1+5/25)=7.8μΩ·cmRu：7.5×(1+6/25)=9.3μΩ·cmMo：8.0×(1+7/25)=10.2μΩ·cm②接觸電阻模型：Rc=ρm×h/A+ρTiN×h/A+Rc,intA=π(d?2×2)2/4=π×212/4=346nm2=3.46×10?11cm2金屬電阻項：Co：7.8×10??×60×10??/3.46×10?11=13.5Ω·μmRu：9.3→16.1Ω·μmMo：10.2→17.7Ω·μmTiN項：120×同幾何=208Ω·μm（過高，需減薄至1nm或改用TaN1nm）→優(yōu)化：TiN減至