實(shí)驗(yàn)三--8-3優(yōu)先編碼器和3-8線譯碼器_第1頁(yè)
實(shí)驗(yàn)三--8-3優(yōu)先編碼器和3-8線譯碼器_第2頁(yè)
實(shí)驗(yàn)三--8-3優(yōu)先編碼器和3-8線譯碼器_第3頁(yè)
實(shí)驗(yàn)三--8-3優(yōu)先編碼器和3-8線譯碼器_第4頁(yè)
實(shí)驗(yàn)三--8-3優(yōu)先編碼器和3-8線譯碼器_第5頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、實(shí)驗(yàn)三 8-3優(yōu)先編碼器和3-8線譯碼器1、 實(shí)驗(yàn)?zāi)康?1、熟悉常用編碼器,譯碼器的功能邏輯。 2、熟悉VHDL的代碼編寫(xiě)方法。3、掌握復(fù)雜譯碼器的設(shè)計(jì)方法。二、實(shí)驗(yàn)原理 1、8-3線優(yōu)先編碼器的真值表。X1X2X3X4X5X6X7X8Y2Y1Y0XXXXXX0X000XXXXX01X001XXXX011X010XXX0111X011XX0X100X01111X1010111111X1101111111X1112、邏輯表達(dá)式:Y2=X4&X5&X6&X7Y1=(X2)&X4&X5|(X3)&X4&X5|(X6)|(X7);Y0=(X1)&x2&X4&X6|(X3)&X4&X6|(X5)&X6|

2、(X7);2、3-8線碼器 總體思路以EP2C5中的三個(gè)撥位開(kāi)關(guān),SW3,SW2,SW1為三個(gè)輸入信號(hào),可以代表8種不同的狀態(tài),該譯碼器對(duì)這8種狀態(tài)譯碼,并把所譯碼的結(jié)果在七段LED數(shù)碼管上顯示出來(lái)。三、實(shí)驗(yàn)連線1、將EP2C5適配板左下角的JTAG用十芯排線和萬(wàn)用下載區(qū)左下角的SOPC JTAG 口連接起來(lái),萬(wàn)用下載區(qū)右下角的電源開(kāi)關(guān)撥到 SOPC下載的一邊2、請(qǐng)將JPLED1短路帽右插,JPLED的短路帽全部上插。3、請(qǐng)將JP103的短路帽全部插上。四、實(shí)驗(yàn)步驟及波形按照步驟三正確連線,參考實(shí)驗(yàn)二步驟,完成項(xiàng)目的建立,文件的命名,文件的編輯,語(yǔ)法檢查,引腳分配,編譯,下載。8-3優(yōu)先編碼器

3、參考代碼:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY encode IS PORT(XINA :IN STD_LOGIC_VECTOR(7 DOWNTO 0); Y0,Y1,Y2: OUT STD_LOGIC; OUTA : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); LEDW: OUT STD_LOGIC_VECTOR(2 DOWNTO 0) );END encode;ARCHITECTURE A

4、DO OF encode IS SIGNAL LED: STD_LOGIC_VECTOR(2 DOWNTO 0); SIGNAL XIN: STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN XIN=XINA; LEDW OUTA OUTA OUTA OUTA OUTA OUTA OUTA OUTA OUTA OUTA LED LED LED LED LED LED LED LED LED=000; END CASE; END PROCESS; Y2=LED(2); Y1=LED(1); Y0=LED(0);END ADO;3-8譯碼器參考代碼:LIBRARY IEEE;U

5、SE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY DECODE ISPORT(DATA_IN :IN STD_LOGIC_VECTOR(2 DOWNTO 0); LEDOUT,DATA_OUT :OUT STD_LOGIC_VECTOR(7 DOWNTO 0); LEDW :OUT STD_LOGIC_VECTOR(2 DOWNTO 0) );END DECODE;ARCHITECTURE ADO OF DECODE IS SIGNAL OUTA,D_OUT : STD_LOGIC_VECTOR(7 DOWNTO 0)

6、; BEGIN LEDW=000; PROCESS (DATA_IN) VARIABLE DIN: STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN DIN:=DATA_IN; LEDOUT=OUTA; DATA_OUT OUTA outa outa outa outa outa outa outa OUTA D_OUT D_OUT D_OUT D_OUT D_OUT D_OUT D_OUT D_OUT D_OUT=XXXXXXXX; END CASE; END PROCESS;END ADO;五、實(shí)驗(yàn)仿真8-3編碼器引腳鎖定如圖: 圖5-1 圖5-2仿真波形如圖: 3-8譯碼器引腳鎖定如圖: 圖5-3波形如圖: 圖5-4六、實(shí)驗(yàn)現(xiàn)象調(diào)試ok的EP2C5文件在文件夾decode中,可以直接調(diào)用。(1)8-3優(yōu)先編碼器以開(kāi)關(guān)SW1,SW2,SW3,SW4,SW5,SW6,SW7,SW8 作為8-3優(yōu)先編碼器的八路輸入信號(hào)對(duì)應(yīng)X1,X2,X3,X4,X5,X6,X7,X8,以D103,D102,D101為輸出信號(hào),對(duì)應(yīng)真值表,當(dāng)結(jié)果為0時(shí)彩色LED燈熄滅,當(dāng)結(jié)果1時(shí)彩燈點(diǎn)亮,LED1將顯示相應(yīng)的編碼開(kāi)關(guān)的序號(hào)。調(diào)試ok的EP2C5文件在文件夾encode中,可以直接調(diào)用。(2)3-8譯碼器3-8線譯碼器的三個(gè)輸入C、B、A分別對(duì)應(yīng)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論