1、1.數(shù)字電路基礎(chǔ)知識(shí),1.1掌握數(shù)字電路的基本概念1.2掌握數(shù)制和碼制1.3掌握半導(dǎo)體器件的開(kāi)關(guān)特性1.4掌握三種基本邏輯關(guān)系及其表達(dá)方式,2集成邏輯門(mén)電路,2.1掌握TTL集成邏輯門(mén)電路的組成和特性2.2掌握MOS集成邏輯門(mén)電路的組成和特性,3數(shù)字基礎(chǔ)及邏輯函數(shù)化簡(jiǎn),3.1掌握邏輯代數(shù)基本運(yùn)算關(guān)系3.2了解邏輯代數(shù)的基本公式和定理3.3了解邏輯函數(shù)的建立和四種表達(dá)方法及其相互轉(zhuǎn)換3.4了解邏輯函數(shù)的最小項(xiàng)和最大項(xiàng)及標(biāo)準(zhǔn)與或式3.5了解邏輯函數(shù)的代數(shù)化簡(jiǎn)方法3.6了解邏輯函數(shù)的卡諾圖畫(huà)法、填寫(xiě)及化簡(jiǎn)方法,4集成組合邏輯函數(shù)電路,4.1掌握組合邏輯電路輸入輸出的特點(diǎn)4.2了解組合邏輯電路的分析、

2、設(shè)計(jì)方法及步驟4.3掌握編碼器、譯碼器、數(shù)選器、顯示器、存儲(chǔ)器、可編程邏輯陣列的原理和應(yīng)用,5觸發(fā)器,5.1了解RS、JK、D、T觸發(fā)器的邏輯功能、電路結(jié)構(gòu)及工作原理5.2了解RS、D、JK、T觸發(fā)器的觸發(fā)方式、狀態(tài)轉(zhuǎn)換圖（時(shí)序圖）5.3了解各種觸發(fā)器邏輯功能的轉(zhuǎn)換5.4了解CMOS觸發(fā)器結(jié)構(gòu)和工作原理,6時(shí)序邏輯電路,6.1掌握時(shí)序邏輯電路的特點(diǎn)及組成6.2了解時(shí)序邏輯電路的分析步驟和方法，計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖的畫(huà)法；觸發(fā)器方式不同時(shí)對(duì)不同功能計(jì)數(shù)器的應(yīng)用連接6.3掌握計(jì)數(shù)器的基本概念、功能及分類(lèi),6時(shí)序邏輯電路,6.4了解二進(jìn)制計(jì)數(shù)器（同步和異步）邏輯電路的分析6.5了解

3、寄存器和移位寄存器的結(jié)構(gòu)、功能和簡(jiǎn)單應(yīng)用6.6了解計(jì)數(shù)型和移位寄存器型順序脈沖發(fā)生器的結(jié)構(gòu)、功能和分析應(yīng)用,7脈沖波形的產(chǎn)生,7.1了解TTL與非門(mén)多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器的結(jié)構(gòu)、工作原理、參數(shù)計(jì)算和應(yīng)用7.2555定時(shí)器結(jié)構(gòu)、原理和應(yīng)用,8數(shù)模和模數(shù)轉(zhuǎn)換,8.1了解逐次逼近和雙積分模數(shù)轉(zhuǎn)換工作原理；R-2R網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換工作原理；模數(shù)和數(shù)模轉(zhuǎn)換器的應(yīng)用場(chǎng)合8.2掌握典型集成數(shù)模和模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)8.3了解采樣工作原理,數(shù)制與編碼,數(shù)制:二進(jìn)制數(shù)B,八進(jìn)制數(shù)O和十六進(jìn)制數(shù)H一位八進(jìn)制數(shù)與三位二進(jìn)制數(shù),一位十六進(jìn)制數(shù)與四位二進(jìn)制數(shù)一一對(duì)應(yīng)數(shù)制間轉(zhuǎn)換編碼:BCD碼有8421BCD碼,2

4、421BCD碼和余3碼等不同BCD碼與十進(jìn)制數(shù)關(guān)系非BCD碼有格雷碼等,返回,不同BCD碼與十進(jìn)制數(shù)對(duì)應(yīng)關(guān)系,幾種常用BCD碼,表1-2幾種常用BCD碼,返回編碼,返回?cái)?shù)字基礎(chǔ),半導(dǎo)體開(kāi)關(guān)特性,數(shù)字電路中半導(dǎo)體器件都作為開(kāi)關(guān)應(yīng)用,分析電路時(shí)用開(kāi)關(guān)狀態(tài)替代有二極管、三極管和MOS管開(kāi)關(guān)從關(guān)斷到導(dǎo)通所需時(shí)間稱(chēng)為導(dǎo)通時(shí)間ton從導(dǎo)通到關(guān)斷所需時(shí)間稱(chēng)為關(guān)斷時(shí)間toff,返回,二極管開(kāi)關(guān)特性,ton加正向電壓到電流上升到0.9IFtoff加反向電壓到電流回到反向飽和電流開(kāi)關(guān)時(shí)間=ton+toff主要是toff(ns),返回,三極管開(kāi)關(guān)特性,Vbe小于等于零時(shí)ToffIb大于等于IbS時(shí)TonTon:VI

5、由VIL變?yōu)閂IH,IC上升到0.9ICSToff:VI由VIH變?yōu)閂IL,IC下降到0.1ICS,返回開(kāi)關(guān)特性,三種基本邏輯關(guān)系(與、或、非),“與”邏輯L=ABC=ABC見(jiàn)0為0,全1為1,返回,或邏輯關(guān)系,“或”邏輯L=A+B+C見(jiàn)1為1,全0為0,返回基本邏輯關(guān)系,非邏輯關(guān)系,“非”邏輯輸入輸出互補(bǔ),返回基本邏輯關(guān)系,TTL集成邏輯門(mén)電路的組成和特性,T1多發(fā)射極輸入級(jí)輸出級(jí)不同形式(OC,TS)特性參數(shù)各種邏輯功能門(mén),返回,與非門(mén)功能及表達(dá)式,與非門(mén)功能及表達(dá)式,見(jiàn)0為1,全1為0,返回TTL集成門(mén),集電極開(kāi)路(OC)門(mén),OC門(mén)輸出通過(guò)上拉電阻RL接電源以實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換線與功能,

6、返回TTL集成門(mén),三態(tài)(TS)門(mén),多個(gè)門(mén)共享輸出數(shù)據(jù)總線使能端EN(enable)有效時(shí)實(shí)現(xiàn)規(guī)定功能,無(wú)效時(shí)輸出高阻抗(Z),返回,TTL集成門(mén)電路參數(shù),電壓傳輸特性（高、低電平等）輸入特性負(fù)載特性動(dòng)態(tài)特性,返回,TTL集成門(mén)電路傳輸特性,電壓傳輸特性：輸出高電平VOH輸出低電平VOL標(biāo)準(zhǔn)高電平VSH標(biāo)準(zhǔn)低電平VSL開(kāi)門(mén)電平VON關(guān)門(mén)電平VOFF抗干擾能力（VNL和VNH）,返回,TTL集成門(mén)電路輸入特性,電壓傳輸特性：高電平輸入電流IIH低電平輸入電流VIL短路輸入電流VIS注意：正方向,返回,TTL集成門(mén)電路負(fù)載特性,負(fù)載特性：高電平負(fù)載特性低電平負(fù)載特性,返回,TTL集成門(mén)電路動(dòng)態(tài)特性,

7、tPHL表示輸出電壓由高變低，輸出脈沖的延遲時(shí)間；tPLH表示輸出電壓由低變高，輸出脈沖的延遲時(shí)間。這兩個(gè)延遲時(shí)間的平均值稱(chēng)為平均傳輸延遲時(shí)間tpd（=（tPHL+tPHL）/2），TTL門(mén)電路的平均傳輸延遲時(shí)間tpd一般在20nS左右，即門(mén)電路的最高工作頻率fmax在2030MHz。,返回,各種邏輯功能門(mén),與、或、非與非、或非與或非異或,返回,與或非門(mén),與或非邏輯AB或CD中至少有一組全為1輸出為0,返回,異或門(mén),異或邏輯相同為0相異為1,返回,CMOS集成門(mén)電路的組成和特性,工作管為NMOS管,負(fù)載管為PMOS管NMOS和PMOS管工作狀態(tài)互補(bǔ)傳輸特性各種邏輯功能門(mén),返回,CMOS集成門(mén)電

8、路傳輸特性,返回,CMOS傳輸門(mén),除前述外CMOS特有門(mén)可傳送模擬信號(hào)可雙向傳輸信號(hào),返回,邏輯代數(shù)基本運(yùn)算關(guān)系,三種邏輯代數(shù)基本運(yùn)算：與運(yùn)算、或運(yùn)算、非運(yùn)算（和門(mén)電路對(duì)應(yīng)）邏輯函數(shù)是由基本邏輯運(yùn)算構(gòu)成的邏輯（代數(shù)）關(guān)系，與邏輯變量一樣只有和二值,返回,基本公式和定理,0-1律：A+0=A,A0=0,A+1=1,A1=A同一律：AA=A，AA=A互補(bǔ)律：非非律：反演律（摩根定律）交換律、結(jié)合律、分配律,返回,邏輯函數(shù)的四種表達(dá)方法,真值表：是將一個(gè)邏輯電路輸入變量的所有各種取值和其對(duì)應(yīng)的輸出值用列表的方式來(lái)表示，是直觀地描述邏輯變量之間的邏輯關(guān)系的有效方法邏輯表達(dá)式：由邏輯變量和基本邏輯運(yùn)算符

9、所組成的表達(dá)式。邏輯式有多種表示形式：與-或式、或-與式、與非-與非式、或非-或非式和與或非式邏輯圖：用邏輯符號(hào)及其相互連線來(lái)表示一定邏輯關(guān)系的電路圖卡諾圖：卡諾圖是真值表的圖形化表示方式。它是將輸入變量分成兩組而構(gòu)成的平面圖表，共有2n個(gè)小方格，每一個(gè)小方格都與一個(gè)最小項(xiàng)相對(duì)應(yīng)，各小方格之間按鄰接原則布列四種表達(dá)方法之間可以互相轉(zhuǎn)換，知道其中的一個(gè)就可以推出另外三個(gè),返回,最小項(xiàng)和最大項(xiàng)及標(biāo)準(zhǔn)與或式,最小項(xiàng)：每個(gè)變量或以原變量或以反變量的形式出現(xiàn)，且僅出現(xiàn)一次的乘積項(xiàng)，記為mi。原變量用“1”代替，反變量用“0”代替，這個(gè)二進(jìn)制代碼所對(duì)應(yīng)的十進(jìn)制數(shù)碼就是最小項(xiàng)的下標(biāo)i最大項(xiàng)：每個(gè)變量或以原變

10、量或以反變量的形式出現(xiàn)，且僅出現(xiàn)一次的或項(xiàng)，記為Mi。下標(biāo)i是或項(xiàng)中原變量為，反變量為對(duì)應(yīng)的二進(jìn)制數(shù)標(biāo)準(zhǔn)與或式：最小項(xiàng)標(biāo)準(zhǔn)與或表達(dá)式,返回,代數(shù)化簡(jiǎn)方法,代數(shù)化簡(jiǎn)方法是利用基本公式、定律、規(guī)則簡(jiǎn)化邏輯表達(dá)式最簡(jiǎn)與或式是乘積項(xiàng)最少、乘積項(xiàng)變量因子最少的與或式合并法：利用公式吸收法：利用公式消去法：利用公式配項(xiàng)法：將邏輯函數(shù)乘以1,返回,卡諾圖畫(huà)法,卡諾圖畫(huà)法2n個(gè)方格按鄰接關(guān)系排列，相鄰兩個(gè)方格的變量取值只有一個(gè)不同，即任何兩個(gè)相鄰的最小項(xiàng)中只有一個(gè)變量是互補(bǔ)的，其余變量都是相同的。循環(huán)鄰接特性卡諾圖中變量取值只有一個(gè)不同的兩方格是相鄰的方格，可簡(jiǎn)單描述為卡諾圖的“上（邊）下（邊）相鄰；左（邊）

11、右（邊）相鄰”,返回,邏輯函數(shù)卡諾圖表示,邏輯函數(shù)真值表卡諾圖在那些使F=1的輸入組合所對(duì)應(yīng)的小方格中填“1”，其余的填“0”。例1邏輯函數(shù)標(biāo)準(zhǔn)式卡諾圖對(duì)于標(biāo)準(zhǔn)式中出現(xiàn)了的最小項(xiàng)（或最大項(xiàng)），在所對(duì)應(yīng)的小方格中填“1”（或“0”），其余填“0”（或“1”）。例2,返回,已知真值表畫(huà)卡諾圖,表決邏輯（3變量）多數(shù)個(gè)1為1,m3,m5,m6,m7,返回,已知函數(shù)表達(dá)式畫(huà)卡諾圖,表達(dá)式與或式最小項(xiàng)表達(dá)式卡諾圖,返回,卡諾圖化簡(jiǎn)法,卡諾圖化簡(jiǎn)依據(jù)2n個(gè)兩兩相鄰的最小項(xiàng)合并可消去乘積項(xiàng)中n個(gè)變量取值變化的變量，所謂兩兩相鄰是指2n個(gè)方格排成一個(gè)矩形，既畫(huà)一個(gè)矩形包圍圈（正則圈）。非正則包圍圈中2n個(gè)方格

12、變量變化的數(shù)目將超過(guò)n個(gè)?？ㄖZ圖化簡(jiǎn)原則合并最小項(xiàng)。對(duì)卡諾圖上相鄰的“1”方格畫(huà)包圍圈，并注意以下要點(diǎn)：a.包圍圈中的“1”的個(gè)數(shù)必須為2n個(gè)。畫(huà)盡可能大的包圍圈（以便消去更多的變量因子。某些“1”方格可被重復(fù)圈）。畫(huà)盡可能少的包圍圈（以便使與-或表達(dá)式中的乘積項(xiàng)最少，只需畫(huà)必要的圈，若某個(gè)包圍圈中所有的“1”均被別的包圍圈圈過(guò)，則這個(gè)包圍圈是多余的）。不能漏圈任何一個(gè)“1”。若某個(gè)“1”沒(méi)有與其他“1”相鄰，則單獨(dú)圈出。b.寫(xiě)出每個(gè)包圍圈所對(duì)應(yīng)與項(xiàng)的表達(dá)式（變量發(fā)生變化的自動(dòng)消失，變量無(wú)變化的保留，見(jiàn)“0”用反變量，見(jiàn)“1”用原變量）。c.將無(wú)關(guān)項(xiàng)按最簡(jiǎn)原則處理，并將所有包圍圈所對(duì)應(yīng)的乘積項(xiàng)

13、相或就得到最簡(jiǎn)與-或表達(dá)式。,例一,例二,返回,例三無(wú)關(guān)項(xiàng)和與非式,邏輯函數(shù)化簡(jiǎn)例一,返回,邏輯函數(shù)化簡(jiǎn)例二,返回,邏輯函數(shù)化簡(jiǎn)例三,返回,組合邏輯電路輸入輸出的特點(diǎn),組合邏輯電路是一種用邏輯門(mén)電路組成的，并且輸出與輸入之間不存在反饋電路和不含有記憶延遲單元的邏輯電路Yj(t)=fj(X0(t),X1(t),Xi(t),Xm-1(t)或簡(jiǎn)寫(xiě)為Yj=Fj(X0,X1,Xi,Xm-1）組合邏輯電路當(dāng)時(shí)的輸出僅取決于當(dāng)時(shí)的輸入,返回,組合邏輯電路一般分析法,邏輯圖邏輯功能步驟：按邏輯圖逐級(jí)寫(xiě)出輸出函數(shù)代數(shù)展開(kāi)真值表邏輯功能,返回,組合邏輯電路一般設(shè)計(jì)法,邏輯功能邏輯圖組合邏輯電路設(shè)計(jì)的一般步驟如下：

14、1）根據(jù)邏輯要求,確定輸入（變量）輸出（函數(shù)）的個(gè)數(shù)，變量以及函數(shù)的邏輯值，列出組合電路的真值表。2）根據(jù)所得組合電路的真值表，化簡(jiǎn)得邏輯函數(shù)的最簡(jiǎn)與或表達(dá)式。3）根據(jù)所用門(mén)電路類(lèi)型，將最簡(jiǎn)與或式轉(zhuǎn)換成與門(mén)電路類(lèi)型相對(duì)應(yīng)的表達(dá)式。4）根據(jù)所得邏輯函數(shù)表達(dá)式，畫(huà)邏輯（原理）圖。,例:與非門(mén)實(shí)現(xiàn)異或,例:一位數(shù)值比較器,返回,與非門(mén)實(shí)現(xiàn)異或邏輯,返回,一位數(shù)值比較器,設(shè)計(jì)一組合邏輯電路比較一位二進(jìn)制數(shù)值，對(duì)不同比較結(jié)果，用相應(yīng)輸出來(lái)指示根據(jù)功能得真值表,邏輯函數(shù)和邏輯圖FABFA=BFAB,返回,編碼器,實(shí)現(xiàn)對(duì)輸入信號(hào)在輸出端給定二進(jìn)制代碼有10線4線,8線3線,16線4線等8線3線編碼器功能(7

15、4148),返回,譯碼器,實(shí)現(xiàn)對(duì)給定二進(jìn)制代碼輸入在相應(yīng)輸出端有輸出(信號(hào)),有4線10線,3線8線,4線16線等3線8線譯碼器功能(74138)(應(yīng)用),返回,譯碼器應(yīng)用,實(shí)現(xiàn)邏輯函數(shù)(組合電路)實(shí)現(xiàn)數(shù)據(jù)分配功能,集成譯碼器一般是輸出低電平有效，所以，輸出又可以寫(xiě)成,譯碼器實(shí)現(xiàn)全加器,返回,數(shù)據(jù)選擇器,數(shù)據(jù)選擇器能按輸入二進(jìn)制(地址)碼有選擇地將相應(yīng)輸入端數(shù)據(jù)送到輸出端(74151應(yīng)用),返回,數(shù)據(jù)選擇器應(yīng)用,數(shù)據(jù)選擇器輸出給定邏輯函數(shù)選定Di可得Y=L,D1=D2=D4=D7=1D0=D3=D5=D6=0條件下,返回,74151實(shí)現(xiàn)三變量異或,7段顯示器和譯碼驅(qū)動(dòng),7段顯示器譯碼驅(qū)動(dòng)器,高

16、電平驅(qū)動(dòng)共陰數(shù)碼管低電平驅(qū)動(dòng)共陽(yáng)數(shù)碼管LED和LCD數(shù)碼管靜態(tài)顯示和動(dòng)態(tài)顯示,返回,返回,7448真值表,存儲(chǔ)單元和存儲(chǔ)矩陣,RAM(SRAM,DRAM)ROM(PROM,EPROM,EEPROM)存儲(chǔ)矩陣,返回,存儲(chǔ)矩陣,2564存儲(chǔ)矩陣,返回,可編程邏輯陣列的原理和應(yīng)用,PAL可編程與陣列和固定或陣列PLA可編程與和或陣列GAL可編程與陣列和輸出邏輯宏單元PROM全地址可編程或陣列,返回,可編程邏輯陣列PLA,可編程邏輯陣列PLA的與門(mén)陣列和或門(mén)陣列都是可編程的，使用更靈活,返回,PROM用于可編程陣列PLD,可編程的只讀存儲(chǔ)器實(shí)質(zhì)上可以認(rèn)為是一個(gè)可編程邏輯器件，它包含一個(gè)固定連接的與門(mén)陣

17、列（即全譯碼的地址譯碼器）和一個(gè)可編程的或門(mén)陣列,返回,應(yīng)用一,PROM編程后用作顯示譯碼器,返回,RS觸發(fā)器,觸發(fā)器穩(wěn)定狀態(tài)基本RS、同步RS、主從RS觸發(fā)器特征方程：Qn+1=S+QnSR=0(約束條件),返回,同步RS觸發(fā)器,特征方程：Qn+1=S+QnSR=0(約束條件),CP=1時(shí),返回,主從RS觸發(fā)器,直接置位復(fù)位端不受時(shí)鐘控制(低電平有效)1S、1R受C1控制。CP=1主FF存儲(chǔ)RS輸入，從FF關(guān)閉，Q不變；CP=0主FF關(guān)閉輸出由CP變0前RS決定，從FF狀態(tài)不變。觸發(fā)器狀態(tài)只能在CP下跳時(shí)變化，下跳前RS決定下跳后Q。,返回,主從和負(fù)邊沿JK觸發(fā)器,返回,D和T觸發(fā)器,D延遲

18、觸發(fā)器：Qn+1=DT計(jì)數(shù)型觸發(fā)器：,返回,CMOS觸發(fā)器,CMOS觸發(fā)器一般是主從結(jié)構(gòu)，由門(mén)電路和傳輸門(mén)組成，如D-FF,返回,觸發(fā)器功能轉(zhuǎn)換,JKD、TDJK、T轉(zhuǎn)換后類(lèi)型不變，主從型仍然是主從型，邊沿型仍然是邊沿型,返回,觸發(fā)器時(shí)序圖,RS觸發(fā)器JK觸發(fā)器D觸發(fā)器,返回,JK觸發(fā)器時(shí)序圖,返回,D觸發(fā)器時(shí)序圖,返回,RS觸發(fā)器時(shí)序圖,返回,時(shí)序邏輯電路的特點(diǎn)及組成,時(shí)序邏輯電路是這樣一種邏輯電路，他在任何時(shí)刻的穩(wěn)定輸出不僅取決于該時(shí)刻電路的輸入，而且還取決于電路過(guò)去的輸入所確定的電路狀態(tài)，即與輸入的歷史過(guò)程有關(guān),返回,時(shí)序邏輯電路一般分析方法,一般分析步驟如下：（1）根據(jù)給定時(shí)序邏輯圖寫(xiě)

19、出各觸發(fā)器的時(shí)鐘方程和激勵(lì)方程。（2）將激勵(lì)方程代入各觸發(fā)器的特征方程得觸發(fā)器次態(tài)方程，即時(shí)序電路的狀態(tài)方程（組）。（3）根據(jù)狀態(tài)方程（組）和時(shí)鐘方程（組），分析得出時(shí)序電路的狀態(tài)（轉(zhuǎn)換）表。（4）由狀態(tài)表可以畫(huà)出狀態(tài)（轉(zhuǎn)換）圖，以及各觸發(fā)器輸出端Q的時(shí)序波形。（5）根據(jù)邏輯圖寫(xiě)出輸出方程，并由此畫(huà)出輸出邏輯波形圖。,返回,異步計(jì)數(shù)器,同步計(jì)數(shù)器,異步時(shí)序邏輯電路1,時(shí)鐘方程：CP0=CPCP1=Q0CP2=CP激勵(lì)方程：J0=Q2K0=1J1=K1=1J2=QQK2=1狀態(tài)方程：,Q0,CP,CP,下一頁(yè),返回,異步時(shí)序邏輯電路2,狀態(tài)(轉(zhuǎn)換)圖時(shí)序(波形)圖能自啟動(dòng)的異步五進(jìn)制加法(遞增)

20、計(jì)數(shù)器,返回,同步時(shí)序邏輯電路(扭環(huán)計(jì)數(shù)器),Q=QQ1=Q0Q0=Q2,返回,二進(jìn)計(jì)數(shù)器,異步二進(jìn)計(jì)數(shù)器:以觸發(fā)器構(gòu)成的一位2進(jìn)計(jì)數(shù)器異步級(jí)聯(lián),前級(jí)輸出作為后級(jí)時(shí)鐘同步二進(jìn)計(jì)數(shù)器:各級(jí)觸發(fā)器接共同時(shí)鐘,前級(jí)輸出作為后級(jí)T觸發(fā)器控制信號(hào)遞增計(jì)數(shù)器和遞減計(jì)數(shù)器集成二進(jìn)計(jì)數(shù)器,2位異步遞增計(jì)數(shù)器,2位同步遞增計(jì)數(shù)器,返回,寄存器和移位寄存器,一位寄存器：基本RS觸發(fā)器可用于一位二進(jìn)制數(shù)的寄存并行寄存：n個(gè)一位寄存器并行連接可存儲(chǔ)n位并行二進(jìn)制數(shù)（并行數(shù)據(jù)）移位寄存器：n個(gè)寄存器串行連接可存儲(chǔ)n位串行二進(jìn)制數(shù)（串行數(shù)據(jù)）,返回,移位寄存器,移位寄存器除實(shí)現(xiàn)串行數(shù)據(jù)移位寄存外，還能實(shí)現(xiàn)串并行數(shù)據(jù)的轉(zhuǎn)換

21、移位寄存分左移和右移,返回,多諧振蕩器,多諧振蕩器是一種無(wú)穩(wěn)態(tài)電路，電路在兩暫穩(wěn)態(tài)（0和1狀態(tài)）之間自動(dòng)轉(zhuǎn)換，輸出一定頻率的矩形波（含豐富諧波）。CMOS多諧振蕩器,返回,單穩(wěn)態(tài)觸發(fā)器,單穩(wěn)態(tài)觸發(fā)器只有一種穩(wěn)定狀態(tài)，另一狀態(tài)為暫穩(wěn)態(tài)。單穩(wěn)態(tài)電路經(jīng)觸發(fā)進(jìn)入暫穩(wěn)態(tài)，經(jīng)延遲環(huán)節(jié)延時(shí)后回到穩(wěn)態(tài)。單穩(wěn)電路主要用于脈寬變換。TTL與非門(mén)組成的單穩(wěn)電路,返回,施密特觸發(fā)器,施密特觸發(fā)器是具有遲滯特性的觸發(fā)器，是電平維持的觸發(fā)器，主要應(yīng)用于波形整形。CMOS施密特觸發(fā)器VT=vI1=VT+=,返回,數(shù)模轉(zhuǎn)換器DAC,數(shù)模轉(zhuǎn)換器完成數(shù)字量到模擬量的轉(zhuǎn)換數(shù)模轉(zhuǎn)換器最大輸出電壓取決于參考電壓VREF轉(zhuǎn)換精度與二進(jìn)制字長(zhǎng)n有關(guān)，用分辨率和轉(zhuǎn)換誤差描述。分辨率=1/(2n-1)，轉(zhuǎn)換誤差可用滿度值的百分?jǐn)?shù)VVm，也可用LSB的倍數(shù)表