1、第4章 時序邏輯電路,本章主要內(nèi)容： 4.1 時序邏輯電路的特點和表示方法 4.2 觸發(fā)器 4.3 時序邏輯電路的分析與設(shè)計 4.4 寄存器 4.5 計數(shù)器 4.6 順序脈沖發(fā)生器,4.1 時序邏輯電路的特點和表示方法,4.1.1 時序邏輯電路的特點 時序邏輯電路在邏輯功能上的特點 任一時刻的輸出不僅取決于該時刻的輸入，而且和電路的原狀態(tài)有關(guān)。 時序邏輯電路在結(jié)構(gòu)上的特點 電路中包含存儲元件通常由觸發(fā)器構(gòu)成 存儲元件的輸出和電路輸入之間存在著反饋連接，這是時序電路區(qū)別于組合電路的重要特點之一。,4.1.1 時序邏輯電路的特點,時序邏輯電路的框圖表示,現(xiàn)在的輸入信號,現(xiàn)在的輸出信號,現(xiàn)在的輸出信

2、號,現(xiàn)在的輸入信號,米里型(Mealy),4.1.1 時序邏輯電路的特點,時序邏輯電路的框圖表示,莫爾型(Moore),組合邏輯電路,存儲電路,Xi,Q1,Qn,Z1,Zk,X1,F1,Fj,組合邏輯電路,圖4-2莫爾型時序電路框圖,4.1.2 時序邏輯電路的表示方法,在分析時序邏輯電路時，因為存儲電路的存在，使得時序邏輯電路任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還與電路的原狀態(tài)有關(guān)，因此分析時要比組合邏輯電路復(fù)雜。時序電路的描述方法和組合邏輯電路的描述也有所不同。一般來說，時序邏輯電路有邏輯函數(shù)式、狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖和時序波形圖四種表示方法。,4.1.2 時序邏輯電路的表示方

3、法, 邏輯函數(shù)式 輸出方程 F(tn )=WX(tn),Q(tn) 狀態(tài)方程 Q(tn+1)=GZ(tn),Q(tn) 驅(qū)動方程 Z(tn)=HX(tn),Q(tn) 其中tn+1、tn表示相鄰的兩個離散時間。 只用驅(qū)動方程、狀態(tài)方程、輸出方程表示時序電路功能不直觀、不完整。用狀態(tài)轉(zhuǎn)換真值表、狀態(tài)圖和時序圖三種表示方法，可以描述時序電路狀態(tài)轉(zhuǎn)換的全部過程。,4.1.2 時序邏輯電路的表示方法, 狀態(tài)轉(zhuǎn)換真值表 反映時序電路的輸出F(tn )、次態(tài)Q(tn+1 )和輸入X(tn )及現(xiàn)態(tài)Q(tn )間對應(yīng)關(guān)系的表格叫狀態(tài)轉(zhuǎn)換真值表（簡稱狀態(tài)表）。 狀態(tài)表可以將輸入變量和電路初態(tài)代入狀態(tài)方程和輸出

4、方程，求出電路的狀態(tài)和輸出值，把得到的次態(tài)作為新的初態(tài)，和此時的輸入變量一起代入狀態(tài)方程和輸出方程，得到一組新的次態(tài)和輸出值，如此計算下去，并把結(jié)果列成表格，即得狀態(tài)轉(zhuǎn)換表。,4.1.2 時序邏輯電路的表示方法, 狀態(tài)轉(zhuǎn)換圖 反映時序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值情況的幾何圖形稱為狀態(tài)轉(zhuǎn)換圖。 時序波形圖(工作波形圖) 在時鐘脈沖序列作用下，電路狀態(tài)、輸出狀態(tài)隨時間變化的波形圖叫做時序圖。,4.2 觸發(fā)器,觸發(fā)器(flip-flop)是能夠存儲一位二進(jìn)制數(shù)的邏輯電路，是時序邏輯電路的基本單元電路。 分類 按照邏輯功能的不同可分為 RS觸發(fā)器 D觸發(fā)器 JK觸發(fā)器 T觸發(fā)器等,4.2

5、觸發(fā)器,分類 按照觸發(fā)方式的不同 時鐘控制主從觸發(fā) 邊沿觸發(fā) 根據(jù)存儲數(shù)據(jù)原理的不同 靜態(tài) 動態(tài),4.2.1基本RS觸發(fā)器, 與非門構(gòu)成的基本RS觸發(fā)器(RS flip-flop) 電路結(jié)構(gòu), use IEEE.STD_LOGIC_1164_ALL; use IEEE.STD_LOGIC_ARITH.ALL; entity v74x163 is port ( clk, clr_l, ld_l, enp, ent: in std_logic; d: in unsigned (3 downto 0); q: out unsigned (3 downto 0); RCO: out std_logic

6、 ); end v74x163;,4.5.2 二進(jìn)制計數(shù)器,architecture v74x163_arch of v74x163 is signal iq: unsigned (3 downto 0); begin process (clk, ent, iq) begin if clkevent and clk=1 then if clr_l=0 then iq 0); elsif ld_l=0 then iq = d; elsif (ent and enp)=1 then iq = iq + 1; end if; end if; if (iq=15) and (ent=1) then r

7、co = 1; else rco = 0; end if; q = iq; end process; end v74x163_arch;,4.5.2 二進(jìn)制計數(shù)器,4.5.2 二進(jìn)制計數(shù)器,雖然74HC163是4位二進(jìn)制計數(shù)器，具有16個狀態(tài)，但如果巧妙地利用預(yù)置數(shù)和清零端可以實現(xiàn)模數(shù)小于16的任意進(jìn)制計數(shù)器。圖4-64是2片74HC163的一般連接方式，可以實現(xiàn)1616=256進(jìn)制計數(shù)器。,4.5.3 十進(jìn)制計數(shù)器,試用D觸發(fā)器設(shè)計一個十進(jìn)制同步加法計數(shù)器,4.5.3 十進(jìn)制計數(shù)器,十進(jìn)制計數(shù)器共有10個狀態(tài)，首先要畫出原始狀態(tài)轉(zhuǎn)換圖,4.5.3 十進(jìn)制計數(shù)器,畫出編碼之后的狀態(tài)轉(zhuǎn)換圖,4.

8、5.3 十進(jìn)制計數(shù)器,畫出表示次態(tài)邏輯函數(shù)和進(jìn)位輸出函數(shù)的卡諾圖,由次態(tài)卡諾圖寫出觸發(fā)器的狀態(tài)方程,4.5.3 十進(jìn)制計數(shù)器,4.5.3 十進(jìn)制計數(shù)器,將狀態(tài)方程和D觸發(fā)器的特性方程比較，得驅(qū)動方程,4.5.3 十進(jìn)制計數(shù)器,根據(jù)驅(qū)動方程和輸出方程畫出的邏輯圖4-68所示。圖4-69為其波形圖。,4.5.3 十進(jìn)制計數(shù)器,4.5.3 十進(jìn)制計數(shù)器,表4-19 十進(jìn)制計數(shù)器的狀態(tài)轉(zhuǎn)換表,4.5.3 十進(jìn)制計數(shù)器,可預(yù)置數(shù)的同步BCD 十進(jìn)制計數(shù)器。74HC160的引腳 功能圖、引腳圖和邏輯功能與74HC161完全相同(如圖 4-70所示)，唯一的區(qū)別是在計數(shù)碼制上，74HC161是 4位二進(jìn)制碼

9、，而74HC160是BCD十進(jìn)制碼。表4-20為 74HC160的功能表。,4.5.3 十進(jìn)制計數(shù)器,表4-20 74HC160的功能表,4.5.3 十進(jìn)制計數(shù)器,可同步預(yù)置數(shù)的同步BCD 十進(jìn)制計數(shù)器(Presettable synchronous BCD decade counter; synchronous reset) 74HC162和74HC160的引腳功能、邏輯功能完全相同，只不過74HC162是同步清零，即當(dāng)清零端為低電平時，時鐘上升沿到來后，計數(shù)器的輸出Q0Q3才被置零。,4.5.4 可逆計數(shù)器,74HC190是異步預(yù)置數(shù)的同步BCD十進(jìn)制可逆計數(shù)器 (Presettable

10、synchronous BCD decade up/down counter)，它包含4個主從JK觸發(fā)器，具有異步預(yù)置 數(shù)和加/減計數(shù)功能。圖4-71是其時序波形圖和引腳 排列圖。表4-21為74HC190的功能表。,4.5.4 可逆計數(shù)器,4.5.4 可逆計數(shù)器,表4-21 74HC190的功能表,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器,采用SSI觸發(fā)器和邏輯門來設(shè)計計數(shù)器的方法，目前已很少采用。市場上有大量的、各種類型的MSI計數(shù)器產(chǎn)品出售，應(yīng)該優(yōu)先考慮選用MSI計數(shù)器產(chǎn)品，尤其是高集成度的CMOS多位計數(shù)器產(chǎn)品，以減少電路的體積、降低功耗和成本、提高計數(shù)器電路工作的可靠性。,

11、在中規(guī)模同步計數(shù)器中，使用較多的有十進(jìn)制74HC160和二進(jìn)制74HC161、74HC163計數(shù)器。清零方式有直接清零(74HC160和74HC161)和同步清零 (74HC163) 2種。,4位二進(jìn)制同步計數(shù)器74HC161和74HC163等可以連接成一個任意模數(shù)M(M16)的計數(shù)器。下面分別采用反饋預(yù)置數(shù)法和反饋復(fù)位法實現(xiàn)M12的計數(shù)器。,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器, 反饋預(yù)置數(shù)法,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器,反饋預(yù)置數(shù)法是用譯碼電路檢測計數(shù)器的狀態(tài)， 當(dāng)計數(shù)器到達(dá)被檢測的狀態(tài)時，譯碼電路輸出低 電平(或高電平)，把譯碼電路的輸出反饋到MSI

12、計 數(shù)器的預(yù)置數(shù)端，使預(yù)置數(shù)端出現(xiàn)有效電平。利用 預(yù)置數(shù)端的異步/同步預(yù)置功能，將數(shù)據(jù)輸入端所 加的預(yù)置數(shù)裝入計數(shù)器，從而實現(xiàn)預(yù)定模數(shù)的計數(shù)。, 用預(yù)置數(shù)端復(fù)位法,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器,對于十二進(jìn)制計數(shù)器 ，對于十二進(jìn)制計數(shù)器， 當(dāng)輸入12個計數(shù)脈沖后，Q3Q2Q1Q0 =0000，使計 數(shù)器回到全0狀態(tài)。而4位二進(jìn)制加法計數(shù)器74HC161 和74HC163是同步預(yù)置數(shù)，當(dāng)輸入11個計數(shù)脈沖后， Q3Q2Q1Q0 =1011，所以要用74HC161和74HC163構(gòu)成 12進(jìn)制計數(shù)器，當(dāng)計到Q3Q2Q1Q0=1011，時，應(yīng)使 計數(shù)器Q3Q2Q1Q0=0000。

13、如圖4-72為其狀態(tài)轉(zhuǎn)換圖。 邏輯圖如圖4-73所示。,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器, 采用預(yù)置數(shù)端置任意數(shù),4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器, 采用預(yù)置數(shù)端置任意數(shù),4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器, 采用預(yù)置數(shù)端置任意數(shù),4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器, 反饋復(fù)位法,反饋復(fù)位法也是用譯碼電路來檢測計數(shù)器的狀態(tài)，當(dāng)計數(shù)器到達(dá)被檢測的狀態(tài)時，譯碼電路輸出低電平(或高電平)。把該信號反饋到MSI計數(shù)器的清零端(復(fù)位端、復(fù)0端)，使清零端出現(xiàn)有效電平。,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器, 反饋復(fù)位法,

14、直接清零法 74HC161等計數(shù)器是采用直接清零方式工作的。利用清零端 可以實現(xiàn)任意進(jìn)制計數(shù)器。圖4-78是其狀態(tài)轉(zhuǎn)換圖，4-79是其邏輯圖。,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器, 反饋復(fù)位法, 直接清零法,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器, 反饋復(fù)位法, 同步清零法 74HC163具有同步清零功能。利用它的同步清零端 同樣可以實現(xiàn)任意進(jìn)制計算器。,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器,【例4.8】試用2片同步十進(jìn)制加法計數(shù)器74HC160接成100進(jìn)制計數(shù)器。,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器,解：本例中要實現(xiàn)100進(jìn)制計數(shù)器

15、，將兩片74HC160按并行進(jìn)位方式或串行進(jìn)位方式連接即得100進(jìn)制計數(shù)器。 圖4-81所示電路是并行進(jìn)位方式的接法。以個位的進(jìn)位輸出QCC作為十位的使能控制端CEP和CET輸入，每當(dāng)個位計數(shù)到9(1001)時QCC變?yōu)?，下個CP信號到達(dá)時十位為計數(shù)工作狀態(tài)，計數(shù)器加1，而個位計數(shù)到0(0000)時，它的QCC端回到低電平。個位的CEP和CET恒為1，始終處于計數(shù)工作狀態(tài)。,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器,【例4.9】試用2片同步十進(jìn)制加法計數(shù)器74HC160實現(xiàn)60進(jìn)制計數(shù)器。,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意

16、進(jìn)制計數(shù)器,解：74HC160是同步十進(jìn)制加法計數(shù)器，利用它實現(xiàn)60進(jìn)制計數(shù)器，需要2片分別作為個位和十位進(jìn)行計數(shù)。個位完成十進(jìn)制計數(shù)，不需要進(jìn)行譯碼，只需將其進(jìn)位輸出信號取反連接十位計數(shù)器的時鐘輸入端，作為十位的時鐘脈沖信號，十位計數(shù)器連成六進(jìn)制計數(shù)器，需要對Q3Q2Q1Q00101進(jìn)行譯碼，即當(dāng)計數(shù)器計到第59個時鐘脈沖時，十位計數(shù)器的預(yù)置數(shù)端得到低電平，當(dāng)?shù)?0個脈沖到來時，個位計數(shù)器復(fù)位，十位計數(shù)器將數(shù)據(jù)輸入端的數(shù)據(jù)0000送入計數(shù)器，完成一個計數(shù)周期。電路如圖4-82所示。此時，2片74HC160電路是以串行方式級聯(lián)的。,4.5.5 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器,4.5.5

17、 用中規(guī)模集成計數(shù)器 構(gòu)成任意進(jìn)制計數(shù)器,4.5.6 移位寄存器型計數(shù)器, 環(huán)型計數(shù)器,串/并轉(zhuǎn)換是移位寄存器的數(shù)據(jù)應(yīng)用，而移位寄存 器還有非數(shù)據(jù)應(yīng)用。將移位寄存器的輸出以一定 的方式反饋到串行輸入端構(gòu)成移位寄存器型計數(shù) 器。與二進(jìn)制計數(shù)器不同，移位寄存器型計數(shù)器 的計數(shù)順序，既不是二進(jìn)制的升序也不是降序， 但這種計數(shù)器在許多控制領(lǐng)域中卻十分有用。,4.5.6 移位寄存器型計數(shù)器, 環(huán)型計數(shù)器,圖4-83為四位環(huán)型計數(shù)器的邏輯圖。它是將左移 移位寄存器的串行輸出端直接反饋到串行輸入端 得到的環(huán)型移位寄存器。,4.5.6 移位寄存器型計數(shù)器, 環(huán)型計數(shù)器,這樣用電路的不同狀態(tài)能夠表示輸入時鐘脈沖

18、的 個數(shù)，即可以把它作為時鐘脈沖信號的計數(shù)器。,4.5.6 移位寄存器型計數(shù)器,圖4-85 能自啟動的4位環(huán)形計數(shù)器,在許多場合下需要計數(shù)器能自啟動，即當(dāng)電路進(jìn)入任 何無效狀態(tài)都能在時鐘信號作用下自動返回有效循環(huán) 中去。通過在輸出與輸入之間接入適當(dāng)?shù)姆答佭壿嬰?路，可以將不能自啟動的電路修改為能夠自啟動的電 路。,4.5.6 移位寄存器型計數(shù)器, 環(huán)型計數(shù)器,根據(jù)圖4-85的邏輯圖得到它的狀態(tài)方程為,4.5.6 移位寄存器型計數(shù)器, 環(huán)型計數(shù)器,圖4-86電路的狀態(tài)轉(zhuǎn)換圖,并可畫出電路的狀態(tài)轉(zhuǎn)換圖，如圖4-86所示。,4.5.6 移位寄存器型計數(shù)器, 扭環(huán)型計數(shù)器,環(huán)形計數(shù)器是反饋邏輯函數(shù)中最

19、簡單的一種，如果 將環(huán)型計數(shù)器的反饋函數(shù)改成，即為扭環(huán)型計數(shù)器。 扭環(huán)型計數(shù)器亦稱約翰遜(Johnson)計數(shù)器，如圖 4-87所示。,4.5.6 移位寄存器型計數(shù)器, 扭環(huán)型計數(shù)器,4.5.6 移位寄存器型計數(shù)器, 扭環(huán)型計數(shù)器,圖4-89 能自啟動的扭環(huán)型計數(shù)器,為了實現(xiàn)自啟動，可將圖4-87電路的反饋邏輯函 數(shù)稍加修改，令 ，得到圖4-89的 電路和4-90的狀態(tài)轉(zhuǎn)換圖。,4.5.6 移位寄存器型計數(shù)器, 扭環(huán)型計數(shù)器,圖4-90 圖4-101的狀態(tài)轉(zhuǎn)換圖,4.6 順序脈沖發(fā)生器,在計算機(jī)和數(shù)控裝置中，常需要按照人們事先規(guī)定 的順序進(jìn)行運(yùn)算和操作；而順序脈沖發(fā)生器(節(jié)拍脈 沖發(fā)生器)是一

20、種常用的邏輯部件。 圖4-91是由三位異步二進(jìn)制加法計數(shù)器和輸出高電 平有效的譯碼器構(gòu)成的順序脈沖發(fā)生器邏輯圖。異 步二進(jìn)制加法計數(shù)器由D觸發(fā)器組成。狀態(tài)轉(zhuǎn)換圖如 圖4-92所示。,4.6 順序脈沖發(fā)生器,4.6 順序脈沖發(fā)生器,4.6 順序脈沖發(fā)生器,圖4-93是其工作波形圖。在上述異步計數(shù)器中，其 工作方式是異步的，在CP的作用下，觸發(fā)器不同時 翻轉(zhuǎn)，有先有后，在每次變化時，可能有兩個或兩 個以上觸發(fā)器翻轉(zhuǎn)，故產(chǎn)生競爭冒險。圖中的尖脈 沖就是競爭冒險現(xiàn)象在譯碼器輸出端產(chǎn)生的干擾脈 沖。表4-22為產(chǎn)生干擾脈沖的狀態(tài)。,4.6 順序脈沖發(fā)生器,消除干擾脈沖的方法, 利用輸入脈沖封鎖譯碼門,與

21、清除競爭冒險時采用的方法相同，引入封鎖脈 沖在可能產(chǎn)生干擾脈沖的時間里封鎖住譯碼門。 如圖4-94(a）所示。圖(b)為其輸出波形。此時的 順序脈沖不再是一個接一個。,4.6 順序脈沖發(fā)生器,消除干擾脈沖的方法, 利用輸入脈沖封鎖譯碼門, 采用扭環(huán)型計數(shù)器,4.6 順序脈沖發(fā)生器,消除干擾脈沖的方法,特點：每次狀態(tài)變化時，僅有一個觸發(fā)器翻轉(zhuǎn)，故 可消除干擾脈沖。用約翰遜計數(shù)器構(gòu)成的順序脈沖 發(fā)生器邏輯圖如圖4-95所示。其有效循環(huán)狀態(tài)和譯 碼器輸出函數(shù)如表4-23所示。, 采用扭環(huán)型計數(shù)器,4.6 順序脈沖發(fā)生器,消除干擾脈沖的方法, 采用扭環(huán)型計數(shù)器,4.6 順序脈沖發(fā)生器,消除干擾脈沖的方法,4.6 順序脈沖發(fā)生器,消除干擾脈沖的方法, 采用環(huán)型計數(shù)器,特點：不需要譯碼器。環(huán)型計數(shù)器的有效循環(huán)中的 每一個狀