1、第2章 微處理器與總線,主要內(nèi)容,微處理器概述 8088/8086微處理器 總線的一般概念 *80386微處理器 *Pentium 4微處理器,返回,2.1 微處理器概述,微處理器的功能 微處理器的基本組成,了解：,返回,微處理器的功能,是計(jì)算機(jī)系統(tǒng)的核心 能夠進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 根據(jù)指令實(shí)現(xiàn)各種相應(yīng)的運(yùn)算 實(shí)現(xiàn)少量數(shù)據(jù)的暫存 實(shí)現(xiàn)與存儲(chǔ)器和I/O接口的信息通信 能夠提供系統(tǒng)所需的定時(shí)和控制信號(hào) 能夠響應(yīng)輸入輸出設(shè)備發(fā)出的中斷請(qǐng)求,返回,運(yùn)算器 控制器 內(nèi)部寄存器組（可視為運(yùn)算器的一部分）,微處理器的基本組成,返回,實(shí)現(xiàn)數(shù)據(jù)的算術(shù)運(yùn)算和邏輯運(yùn)算,運(yùn)算器,算術(shù)邏輯單元（ALU） 通用或?qū)Ｓ眉?/p>

2、存器組 內(nèi)部總線,控制器,控制程序的執(zhí)行，是整個(gè)系統(tǒng)的指揮中心,指令控制功能 時(shí)序控制功能 操作控制功能,返回,2.2 8088/8086微處理器,返回,主要內(nèi)容：,8088/8086CPU的特點(diǎn) 8088CPU外部引線及功能 8088CPU的內(nèi)部結(jié)構(gòu)和特點(diǎn) 8088CPU內(nèi)部寄存器的功能 8088的工作時(shí)序,2.2.1 8088/8086CPU的特點(diǎn),程序與指令 指令執(zhí)行的一般過程 指令的串行執(zhí)行與并行流水線執(zhí)行 內(nèi)存的分段管理技術(shù) 支持多處理器系統(tǒng) 8088/8086CPU的主要特點(diǎn),了解：,返回,程序 具有一定功能的指令的有序集合 指令 由人向計(jì)算機(jī)發(fā)出的、能夠?yàn)橛?jì)算機(jī)所識(shí) 別的命令。,

3、1、程序和指令,返回,取指令 指令譯碼 讀取操作數(shù) 執(zhí)行指令 存放結(jié)果,2、指令執(zhí)行的一般過程,返回,串行工作方式 控制器和運(yùn)算器交替工作，按順序完成上述 指令執(zhí)行過程。,3、串行和并行方式的指令流水線,返回,8088以前的CPU采用串行工作方式,并行工作方式 運(yùn)算器和控制器可同時(shí)工作，加快了程序 的運(yùn)行速度。,8088CPU采用并行工作方式,返回,4、內(nèi)存的分段管理技術(shù),段基地址（16位） 段內(nèi)偏移地址（16位） 物理地址（20位）,返回,5、支持多處理器系統(tǒng),最小模式（單處理器模式） 最大模式（多處理器模式）,8088可工作于兩種模式下 最小模式 最大模式 最小模式為單處理器模式，控制信號(hào)

4、較少，一般可不必接總線控制器。 最大模式為多處理器模式，控制信號(hào)較多，須通過總線控制器與總線相連。,8088CPU的兩種工作模式,返回,最小模式下的連接示意圖,返回,最大模式下的連接示意圖,返回,時(shí)鐘發(fā)生器8284,返回,時(shí)鐘信號(hào)發(fā)生器提供系統(tǒng)所需要的時(shí)鐘信號(hào): 一個(gè)是在X1 與X2 引腳間接上晶體，由晶體振蕩器產(chǎn)生時(shí)鐘信號(hào)； 另一個(gè)是由EFI引腳加入的外接振蕩信號(hào)產(chǎn)生時(shí)鐘信號(hào),地址鎖存器8282(74LS373),返回,返回,總線驅(qū)動(dòng)器8286(74LS245),總線控制器8288,返回,兩種工作模式的選擇方式,8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定。MN/MX=0工作于最大

5、模式，反之工作于最小模式,返回,采用并行流水線工作方式 通過設(shè)置指令預(yù)取隊(duì)列實(shí)現(xiàn) 對(duì)內(nèi)存空間實(shí)行分段管理 將內(nèi)存分為4個(gè)段并設(shè)置地址段寄 存器，以實(shí)現(xiàn)對(duì)1MB空間的尋址 支持多處理器系統(tǒng),CPU內(nèi)部結(jié)構(gòu),存儲(chǔ)器尋址部分,工作模式,6、8088/8086 CPU的特點(diǎn),返回,引腳定義的方法可大致分為： 每個(gè)引腳只傳送一種信息（RD等）； 引腳電平高低不同，信號(hào)不同（IO/M等）； CPU工作于不同方式有不同的名稱和定義（WR/LOCK 等）； 分時(shí)復(fù)用引腳（AD7AD0 等） ； 引腳的輸入和輸出分別傳送不同的信息（RQ/GT）,2.2.2 8088CPU的引線及功能,返回,處理器芯片引腳圖,返

6、回,主要引線（最小模式下）,地址線和數(shù)據(jù)線： AD7-AD0：低8位地址和數(shù)據(jù)信號(hào)分時(shí)復(fù)用。 在傳送地址信號(hào)時(shí)為單向，傳送 數(shù)據(jù)信號(hào)時(shí)為雙向。 A19-A16： 高4位地址信號(hào)和狀態(tài)信號(hào)分時(shí) 復(fù)用。 A15-A8 ： 輸出中8位地址信號(hào)。,返回,WR： 寫信號(hào)； RD： 讀信號(hào)； IO/M：為“0”表示訪問內(nèi)存， 為“1”表示訪問接口； DEN： 低電平有效時(shí)，允許進(jìn)行讀/寫操作； RESET：復(fù)位信號(hào)。,控制線和狀態(tài)線,主要引線（最小模式下）,例：,當(dāng)WR=1，RD=0，IO/M=0時(shí)， 表示CPU當(dāng)前正在進(jìn)行讀存儲(chǔ)器操作,返回,INTR：可屏蔽中斷請(qǐng)求輸入端 NMI： 非屏蔽中斷請(qǐng)求輸入端

7、(該引腳上的中 斷請(qǐng)求信號(hào)不能用軟件屏蔽) INTA：中斷響應(yīng)輸出端,主要引線（最小模式下）,中斷請(qǐng)求和響應(yīng)信號(hào),返回,HOLD：總線保持請(qǐng)求信號(hào)輸入端。當(dāng)CPU以外的 其他設(shè)備要求占用總線時(shí)，通過該引腳 向CPU發(fā)出請(qǐng)求。 HLDA：總線保持響應(yīng)信號(hào)輸出端。CPU對(duì)HOLD信 號(hào)的響應(yīng)信號(hào)。,主要引線（最小模式下）,總線保持信號(hào),返回,2.2.3 8088CPU的功能結(jié)構(gòu),8088內(nèi)部由兩部分組成： 執(zhí)行單元（EU） 總線接口單元（BIU）,返回,一、8088/8086CPU的內(nèi)部結(jié)構(gòu),返回,運(yùn)算器 8個(gè)通用寄存器 1個(gè)標(biāo)志寄存器 EU部分控制電路,執(zhí)行單元(EU),組成,指令譯碼 指令執(zhí)行

8、 暫存中間運(yùn)算結(jié)果 保存運(yùn)算結(jié)果特征,在標(biāo)志寄存器FLAGS中,在ALU中完成,在通用寄存器中,功能,返回,總線接口單元(BIU),從內(nèi)存中取指令到指令預(yù)取隊(duì)列； 負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送； 在執(zhí)行轉(zhuǎn)移程序時(shí)，使指令預(yù)取隊(duì)列復(fù)位， 并從指定的新地址取指令，并立即傳給執(zhí)行 單元執(zhí)行。,段寄存器 指令指針寄存器 指令隊(duì)列 地址加法器 總線控制邏輯,組成,功能,返回,結(jié)論,指令預(yù)取隊(duì)列的存在使EU和BIU兩個(gè)部分 可同時(shí)進(jìn)行工作，從而 提高了CPU的效率； 降低了對(duì)存儲(chǔ)器存取速度的要求。,返回,二、8088的內(nèi)部寄存器,含14個(gè)16位寄存器，按功能可分為三類 8個(gè)通用寄存器 4個(gè)段寄

9、存器 2個(gè)控制寄存器,深入理解：每個(gè)寄存器中數(shù)據(jù)的含義,返回,1、通用寄存器,數(shù)據(jù)寄存器（AX，BX，CX，DX） 地址指針寄存器（SP，BP） 變址寄存器（SI，DI）,返回,8088含4個(gè)16位數(shù)據(jù)寄存器，它們又可分為8個(gè) 8位寄存器，即： AX BX CX DX,數(shù)據(jù)寄存器,AH，AL,CH，CL,BH，BL,DH，DL,數(shù)據(jù)寄存器特有的習(xí)慣用法,AX：累加器。所有I/O指令都通過AX與接口傳送 信息，中間運(yùn)算結(jié)果也多放于AX中； BX：基址寄存器。在間接尋址中用于存放基地 址； CX：計(jì)數(shù)寄存器。用于在循環(huán)或串操作指令中存 放計(jì)數(shù)值； DX：數(shù)據(jù)寄存器。在間接尋址的I/O指令中存放 I

10、/O端口地址；在32位乘除法運(yùn)算時(shí)，存放 高16位數(shù)。,返回,地址指針寄存器,SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)钠?地址； BP：基址指針寄存器，常用于在訪問內(nèi)存時(shí) 存放內(nèi)存單元的偏移地址。,返回,作為通用寄存器，二者均可用于存放數(shù)據(jù)； 作為基址寄存器，用BX表示所尋找的數(shù)據(jù)在數(shù)據(jù)段；用BP則表示所尋找的數(shù)據(jù)在堆棧段。,BX與BP在應(yīng)用上的區(qū)別,變址寄存器,SI：源變址寄存器 DI：目標(biāo)變址寄存器 變址寄存器常用于指令的間接尋址或變址尋址。 特別是在串操作指令中： SI存放源操作數(shù)的偏移地址 DI存放目標(biāo)操作數(shù)的偏移地址,返回,2、段寄存器,用于存放相應(yīng)邏輯段的段基地址。 CS：代碼段寄存

11、器：存放指令代碼 DS：數(shù)據(jù)段寄存器 ES：附加段寄存器 SS：堆棧段寄存器：指示堆棧區(qū)域的位置,存放操作數(shù),返回,3、控制寄存器,IP：指令指針寄存器，其內(nèi)容為下一條要執(zhí)行指令 的偏移地址 FLAGS：標(biāo)志寄存器，存放運(yùn)算結(jié)果的特征(16位寄 存器，7位未使用。) 6個(gè)狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF） 3個(gè)控制標(biāo)志位（IF，TF，DF）,返回,D15,D0,OF DF IF TF SF ZF AF PF CF,進(jìn)借位標(biāo)志,奇偶標(biāo)志,半進(jìn)借位標(biāo)志,零標(biāo)志,符號(hào)標(biāo)志,單步中斷,中斷允許,方向標(biāo)志,溢出標(biāo)志,1-有進(jìn)、借位 0-無進(jìn)、借位,1-低8位有偶數(shù)個(gè)1 0-低8位有奇數(shù)個(gè)1

12、,1-低4位向高4位有進(jìn)、借位 0-低4位向高4位無進(jìn)、借位,1-結(jié)果為0 0-結(jié)果不為0,8088/8086標(biāo)志寄存器,2.2.4 8088/8086CPU的存儲(chǔ)器組織,物理地址(20位) 邏輯地址,段基地址(16位) 段內(nèi)偏移地址(16位),物理地址段基地址段內(nèi)偏移地址,？,返回,物理地址,邏輯地址,8088/8086：20條地址線 可尋址最大物理內(nèi)存容量為1MB(220),但8088/8086的內(nèi)部總線和內(nèi)部寄存器均為16位，因此需要通過對(duì)存儲(chǔ)器分段生成20位地址。,段基地址和段內(nèi)偏移地址稱為邏輯地址。通常寫成： XXXXH：YYYYH 前者是段基地址，后者是段內(nèi)偏移地址（相對(duì)地址）,返

13、回,段基地址（16位）, , ,31,0,15,0 0 0 0,段基地址（16位）,段首地址, , ,19,0,4, , ,返回,段基地址與段首地址的關(guān)系,物理地址與段基地址、段首地址、段內(nèi)偏移地址的關(guān)系,段基地址 =6000H 段首地址 偏移地址 物理地址,數(shù)據(jù)段,60009H,00H,12H,60000H,0009H,返回,物理地址由段基地址和偏移地址組成,物理地址=段基地址16+偏移地址,0 0 0 0,段首地址, , ,19,0,4, , ,偏移地址,+,物理地址,物理地址與邏輯地址的關(guān)系,返回,例：,已知 CS=1055H， DS=250AH ES=2EF0H SS=8FF0H 某操

14、作數(shù)偏移地址=0204H， 畫出各段在內(nèi)存中的分布、段首地址及操作數(shù)的物 理地址。,返回,設(shè)操作數(shù)在數(shù)據(jù)段，則操 作數(shù)的物理地址為： 250AH 16+0204H = 252A4H,10550H,250A0H,2EF00H,8FF00H,CS,DS,ES,SS,解：,返回,說明：CPU中四個(gè)段寄存器之間可以重合、重疊、緊密連接或間隔分開。,CS 0000,IP,代碼段,DS或ES 0000,SI、DI或BX,SS 0000,SP或BP,數(shù)據(jù)段,堆棧段,存儲(chǔ)器,段寄存器和偏移地址寄存器組合關(guān)系,返回,堆棧及堆棧段的使用,每次入棧和出棧均以字為單位； 采用“先進(jìn)后出，后進(jìn)先出”的原則； SS存放堆

15、棧段地址，SP存放段內(nèi)偏移地址，SS：SP構(gòu)成堆棧指針； 堆棧是內(nèi)存中一個(gè)特殊區(qū)域，用于存放暫時(shí)不用或需要保護(hù)的數(shù)據(jù)。 常用于響應(yīng)中斷或子程序調(diào)用。,返回,2.2.5 8088/8086CPU的工作時(shí)序,時(shí)序的概念：CPU各引腳信號(hào)在時(shí)間上的關(guān)系 總線周期：CPU完成一次訪問內(nèi)存（或接口）操 作所需要的時(shí)間。一個(gè)總線周期至少 包括4個(gè)時(shí)鐘周期。 時(shí)鐘周期：由時(shí)鐘發(fā)生器產(chǎn)生，是計(jì)算機(jī)內(nèi)部最 小的時(shí)間單位。,返回,概述 總線的基本功能 常用系統(tǒng)總線和外設(shè)總線標(biāo)準(zhǔn),2.3 系統(tǒng)總線,返回,2.3.1 概述,1、含義： 是一組導(dǎo)線和相關(guān)的控制、驅(qū)動(dòng)電路的集合。 是計(jì)算機(jī)系統(tǒng)各部件之間傳輸?shù)刂贰?shù)據(jù)和控

16、制信 息的通道。,返回,2、總線分類,CPU總線(CPU-其他部件) 系統(tǒng)總線(主機(jī)-I/O接口) 外部總線(微機(jī)-外設(shè)),片內(nèi)總線 片外總線,按相對(duì)CPU的位置分,按層次結(jié)構(gòu)分,地址總線（AB） 數(shù)據(jù)總線（DB） 控制總線（CB）,按傳送信息的類型分,返回,3、總線結(jié)構(gòu),單總線結(jié)構(gòu) 特點(diǎn)：簡(jiǎn)單 數(shù)據(jù)傳輸效率和速度慢 總線競(jìng)爭(zhēng)嚴(yán)重,返回,多總線結(jié)構(gòu),面向CPU的雙總線結(jié)構(gòu) 面向主存的雙總線結(jié)構(gòu),雙總線結(jié)構(gòu) 多總線結(jié)構(gòu),返回,面向CPU的雙總線結(jié)構(gòu),特點(diǎn)：存儲(chǔ)器與I/O接口間無直接通道，需通過CPU 中轉(zhuǎn)。,返回,面向存儲(chǔ)器的雙總線結(jié)構(gòu),特點(diǎn)：在單總線結(jié)構(gòu)基礎(chǔ)上增加一條CPU到存儲(chǔ)器 的高速總線,返回,4、總線的主要性能指標(biāo),總線帶寬（B/S）：?jiǎn)挝粫r(shí)間內(nèi)總線上可傳送 的數(shù)據(jù)量 總線位寬（bit）：總線能同時(shí)傳送的數(shù)據(jù)位數(shù) 總線的工作頻率（MHz）：工作頻率越高總線工作 速度越快，總線寬度越寬