1、1，Bistable Elements，It has two stable States:q=1 and q=0 Bistable circuit，when power is first It randomly comes up in one，2，不穩(wěn)定存在可能導(dǎo)致電路狀態(tài)不確定。半穩(wěn)定，random noise will tend to drive a circuit that is operating at the metastable point toward one of the stable operating points。Metastable Behavior(半穩(wěn)定特性)，3，

2、s-r latch，4，s-r latch，s _ l=r _ l=1 QN=0，輸出隨輸入狀態(tài)而變化。C=1，D=0，Q=0，transparent latch透明鎖，7，there is a window of time around the falling edge of C when the D ining、application of latch、iterative circuit、11、時(shí)鐘控制和鎖定裝置轉(zhuǎn)移計(jì)算結(jié)果。CLK、串行輸入、串行輸出需要有效的時(shí)鐘控制。application of latch，iterative circuit，12，d flip-flop (d觸發(fā)器)

3、，(1) clk=在鎖中不起作用，輸出Q保持不變。主鎖不起作用，Qm牙齒不變。在鎖中工作，在輸出端發(fā)送Qm。13，D翻轉(zhuǎn)觸發(fā)器(D)，14，定位邊緣交錯(cuò)翻轉(zhuǎn)示例the，17，logic symbol，Negative-edge-triggered flip-flop(負(fù)邊緣觸發(fā)器d觸發(fā)器)，18，preset(pr)，clr(清除)，D flip-flop with preset and clear(具有字典設(shè)置和清除的D觸發(fā)器)，19，en=1 (asserted)，select the external d inputEn=0 (negated)，select the current ou

4、tput。2-to-1 mux(選取兩個(gè)1電路)，Q*=DI=END ENQ，(狀態(tài)特征方程式，function table fig.7-21，20，te=0 normalte=1 testing mode select the ti input。test-enable、test-input、2-to-1 mux、for circuit testing 21、edge-triggered J-K flip-flop(經(jīng)常用于柜臺(tái)和分頻器)，character istic equation 3360q *=q，24，D觸發(fā)器d: q *實(shí)施J-K觸發(fā)器JK:q *=jq kt:q *=q，轉(zhuǎn)換圖表：27，J-K觸發(fā)器：Q*=JQ KQ，D觸發(fā)器