1、,第六章 存儲器系統(tǒng),6.1存儲系統(tǒng)的基本概念 6.2半導體存儲器 6.3高速緩沖存儲器（Cache） 6.4微機的外部存儲器,6.1 存儲系統(tǒng)的基本概念,一、存儲系統(tǒng)的層次結(jié)構(gòu),微機存儲系統(tǒng)有三個基本參數(shù)：容量、速度、成本 容量：以字節(jié)數(shù)表示 速度：以訪問時間TA、存儲周期TM或帶寬BM表示 TA從接收讀申請到讀出信息到存儲器輸出端的時間 TM連續(xù)兩次啟動存儲器所需的最小時間間隔 TM TA,一、存儲系統(tǒng)的層次結(jié)構(gòu),w數(shù)據(jù)總線寬度,成本：以每位價格表示,存儲系統(tǒng)的基本概念,一、存儲系統(tǒng)的層次結(jié)構(gòu),速度,成本,低,磁帶,磁盤,半導體主存儲器,Cache,寄存器,存儲系統(tǒng)的基本概念,一、存儲系統(tǒng)

2、的層次結(jié)構(gòu),存儲系統(tǒng)的基本概念,外存平均訪問時間ms級 硬盤910ms 光盤80120ms,內(nèi)存平均訪問時間ns級 SRAM Cache15ns SDRAM內(nèi)存715ns EDO內(nèi)存6080ns EPROM存儲器100400ns,一、存儲系統(tǒng)的層次結(jié)構(gòu),存儲系統(tǒng)的基本概念,寄存器,Cache,主存儲器,輔助存儲器(磁盤),大容量存儲器(磁帶),外存儲器,內(nèi)存儲器,二、存儲器訪問的局部性原理,存儲系統(tǒng)的基本概念,存儲器訪問的局部性指處理器訪問存儲器時，無論取指令還是取數(shù)據(jù)，所訪問的存儲單元都趨向于聚集在一個較小的連續(xù)單元區(qū)域中。 時間上的局部性最近的將來要用到的信息很可能就是現(xiàn)在正在使用的信息。

3、主要由循環(huán)造成 空間上的局部性最近的將來要用到的信息很可能與現(xiàn)在正在使用的信息在空間上是鄰近的。主要由順序執(zhí)行和數(shù)據(jù)的聚集存放造成,二、存儲器訪問的局部性原理,存儲系統(tǒng)的基本概念,存儲器的層次結(jié)構(gòu)是依靠存儲器訪問的局部性實現(xiàn)的,存儲器的層次結(jié)構(gòu)的性能由命中率來衡量： 命中率對層次結(jié)構(gòu)存儲系統(tǒng)中的某一級存儲器來說，要訪問的數(shù)據(jù)正好在這一級的概率,二、存儲器訪問的局部性原理,存儲系統(tǒng)的基本概念,例：兩級存儲系統(tǒng) M1訪問時間TA1， 命中率H M2訪問時間TA2,則平均訪問時間 TA=HTA1+(1-H)TA2,規(guī)定：訪問時間比 訪問效率,則,二、存儲器訪問的局部性原理,存儲系統(tǒng)的基本概念,追求,

4、1,0,1.0,1.0,r=1,r=2,r=10,r=100,e,H,6.2 半導體存儲器,一、半導體存儲器的分類,RAM,靜態(tài)RAM（SRAM） 動態(tài)RAM（DRAM）,ROM,掩膜型ROM 可編程ROM（PROM） 可擦除可編程ROM（EPROM） 電可擦除可編程ROM（E2PROM),半導體存儲器,二、半導體存儲器的組成,P. 157,三、靜態(tài)RAM（SRAM）,SRAM基本存儲電路 P. 159,半導體存儲器,三、靜態(tài)RAM（SRAM）,存儲矩陣,地址譯碼器,地址寄存器,地址總線,讀寫放大器,數(shù)據(jù)寄存器,數(shù)據(jù)總線,控制電路,OE,WE,CE,SRAM芯片的結(jié)構(gòu),半導體存儲器,三、靜態(tài)R

5、AM（SRAM）,SRAM的特點 讀寫速度快 所用管子數(shù)目多，單個器件容量小 T1、T2總有一個處于到通狀態(tài)，功耗較大,SRAM通常用來做Cache,四、動態(tài)RAM（DRAM）,半導體存儲器,行選擇信號,列選擇信號,數(shù)據(jù)輸入輸出線,刷新放大器,單管動態(tài)存儲電路,四、動態(tài)RAM（DRAM）,半導體存儲器,存儲矩陣,地址總線,I/O緩沖器,數(shù)據(jù)總線,讀寫控制/動態(tài)刷新電路,RAS#,DRAM芯片的結(jié)構(gòu),地址鎖存器,CAS#,WE#,四、動態(tài)RAM（DRAM）,半導體存儲器,DRAM的特點 所用管子少，芯片位密度高 功耗小 需要刷新 存取速度慢,DRAM主要用來做內(nèi)存,四、動態(tài)RAM（DRAM）,半

6、導體存儲器,DRAM的種類,FPM DRAM 存取時間80100ns EDO DRAM 存取時間5070ns SDRAM 存取時間610ns,SIMMSingle Inline Memory Module 單列直插式內(nèi)存模塊 72線：32位數(shù)據(jù)、12位行列公用地址、RAS#、CAS#等 在Pentium微型機中必須成對使用 FPM/EDO,四、動態(tài)RAM（DRAM）,半導體存儲器,DRAM內(nèi)存條的種類,DIMMDual Inline Memory Module 雙列直插式內(nèi)存模塊 168線：64位數(shù)據(jù)、14位行列公用地址、RAS#、CAS#等 可單數(shù)使用 FPM/EDO/SDRAM,四、動態(tài)R

7、AM（DRAM）,半導體存儲器,DRAM內(nèi)存條的種類,五、只讀存儲器（ROM）,P.166,六、內(nèi)存的擴展,P. 169,位擴展 地址擴展,將多個內(nèi)存芯片用位擴組裝成內(nèi)存模塊（即內(nèi)存條） 將多個內(nèi)存條插到內(nèi)存插槽中地址擴展,半導體存儲器,七、內(nèi)存的奇偶校驗,處理器,存儲器陣列,DRAM0,DRAM1,DRAM2,DRAM3,DRAM4,DRAM5,DRAM6,DRAM7,DRAMPB,奇偶檢查器/產(chǎn)生器,PB,8位,9位,半導體存儲器,半導體存儲器,八、內(nèi)存地址分析,譯碼器74LS138,半導體存儲器,八、內(nèi)存地址分析,例：2764為8K8的EPROM芯片，要求其地址范圍是FA000HFBFF

8、FH，設計其連線。,半導體存儲器,九、Pentium與內(nèi)存的連接,82439TX系統(tǒng)控制器（MTXC）,半導體存儲器,九、Pentium與內(nèi)存的連接,82439TX系統(tǒng)控制器（MTXC）,半導體存儲器,九、Pentium與內(nèi)存的連接,6.3 高速緩沖存儲器（Cache）,一、Cache的工作原理,Cache的結(jié)構(gòu),0,2n-1,主存,1,塊0,塊M-1,M個塊 每塊K個字節(jié),Cache,標簽,塊,0,C-1,C個槽 每個槽K個字節(jié),高速緩沖存儲器（Cache）,一、Cache的工作原理,地址映象,直接映象,每個主存塊只允許放到Cache的特定的槽中,優(yōu)點：簡單 缺點：Cache命中率低、 Ca

9、che空間利用率也低,字節(jié)號,槽號,標簽,高速緩沖存儲器（Cache）,一、Cache的工作原理,地址映象,全相聯(lián)映象,每個主存塊允許放到Cache的任何一個槽中,字節(jié)號,標簽,優(yōu)點：復雜 優(yōu)點：Cache命中率高、 Cache空間利用率也高,高速緩沖存儲器（Cache）,一、Cache的工作原理,地址映象,組相聯(lián)映象,把Cache分成若干組，每組若干個槽。 設每組有J個槽，稱為J路組相聯(lián) 每個主存塊允許放在特定組內(nèi)的任意一個槽中,字節(jié)號,組號,標簽,高速緩沖存儲器（Cache）,一、Cache的工作原理,替換算法,1. 最近最少使用（LRU） 需要記錄使用情況的歷史信息 2. 先進先出（FI

10、FO） 用循環(huán)移位寄存器 3. 用得最少（LFU） 每個槽增加一個計數(shù)器,寫入策略,通寫 回寫,高速緩沖存儲器（Cache）,二、Pentium的片內(nèi)Cache,Cache分成獨立的8K代碼Cache和8K數(shù)據(jù)Cache 采用二路組相聯(lián)方式 支持通寫和回寫兩種寫入方式 采用LRU替換算法,高速緩沖存儲器（Cache）,二、Pentium的片內(nèi)Cache,高速緩沖存儲器（Cache）,二、Pentium的片內(nèi)Cache,每個Cache有0路和1路兩個4KB緩存組成 Cache中數(shù)據(jù)操作的基本單元為32個字節(jié)，一個單元稱為一個數(shù)據(jù)線，每個4KB緩存區(qū)有128個數(shù)據(jù)線 片內(nèi)Cache不能只填充部分數(shù)據(jù)線，這就是緩存式讀總線周期要進行四個四字數(shù)據(jù)傳送的原因 每個4KB緩存區(qū)有一個與之對應的標記目錄，每個標記目錄含有128個標記表項，記錄著數(shù)據(jù)線的使用情況以及數(shù)據(jù)線中的數(shù)據(jù)是否無效了,高速緩沖存儲器（Cache）,二、Pentium的片內(nèi)Cache,讀操作 命中 未命中進行高速緩存數(shù)據(jù)線填充讀操作，在突發(fā)式讀總線周期中讀入256位數(shù)據(jù) 寫操作 回寫 通寫 WB/WT#信號,高速緩沖存儲器（Cache）,二、Pentium的片