1、第6章 組合邏輯電路,本章導(dǎo)讀,通過本章的學(xué)習(xí)，使讀者了解： 數(shù)字電路可分為兩種類型:一類是組合邏輯電路，另一類是時序邏輯電路。本章首先介紹組合邏輯電路的基本特點、組合邏輯電路的分析與設(shè)計方法，然后介紹幾種常用的中規(guī)模集成電路:編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器和比較器的邏輯功能及其應(yīng)用。,6.1 組合邏輯電路的分析與設(shè)計,組合邏輯電路是由基本的邏輯門電路組合而成，其主要特點是:電路在任何時刻的輸出狀態(tài)只與該時刻的輸入狀態(tài)有關(guān)，而與先前的輸入狀態(tài)無關(guān)。,6.1.1 組合邏輯電路的分析,組合邏輯電路的分析，就是對給定的組合邏輯電路進行邏輯描述，寫出它的邏輯關(guān)系表達式以確定該電路的功能

2、，或提出改進方案。,組合邏輯電路的分析的概念,6.1.1 組合邏輯電路的分析,（1）根據(jù)給定電路的邏輯結(jié)構(gòu)，逐級寫出每個門電路的輸入、輸出關(guān)系式，最后得到整個電路的輸入、輸出關(guān)系式; （2）用公式法或卡諾圖法化簡這個邏輯關(guān)系表達式; （3）將各種可能的輸入狀態(tài)組合代入簡化的表達式中進行邏輯計算，求出真值表; （4）根據(jù)真值表，確定電路的邏輯功能或改進方案。有時邏輯功能難以用簡練的語言描述，此時列出真值表即可。,組合邏輯電路分析的一般步驟,6.1.2 組合邏輯電路的設(shè)計,（1）分析設(shè)計要求，設(shè)定輸入變量和輸出變量，對它們進行狀態(tài)賦值（即規(guī)定輸入、輸出變量的0、1兩種邏輯狀態(tài)的具體含義）; （2）

3、根據(jù)邏輯功能列真值表; （3）根據(jù)真值表寫出輸出函數(shù)的最小項表達式，用卡諾圖法或公式法進行化簡，并轉(zhuǎn)換成命題所要求的邏輯函數(shù)表達式形式; （4）畫出與所得表達式相對應(yīng)的邏輯電路圖。,組合邏輯電路設(shè)計的一般步驟,6.1.2 組合邏輯電路的設(shè)計,（1）狀態(tài)賦值不同，輸入、輸出之間的邏輯關(guān)系也不同，得到的真值表也不同。 （2）應(yīng)從工程實際出發(fā)，盡量減少設(shè)計電路所需元件的數(shù)量和品種。 （3）提倡盡量采用集成門電路和現(xiàn)有各種通用集成電路進行邏輯設(shè)計，用通用集成門電路構(gòu)成的邏輯電路無論是在可靠性方面，還是在性價比方面都有許多優(yōu)勢。 （4）由于邏輯函數(shù)的表達式不是惟一的，因此，實現(xiàn)同一邏輯功能的電路也是多樣

4、的。在成本相同的情況下，應(yīng)盡量采用較少的芯片。,注意,6.2 編碼器和譯碼器,6.2.1 編碼器 在數(shù)字系統(tǒng)中，常將具有特定意義的信息（數(shù)字或字符）編成若干位代碼，這一過程叫編碼。實現(xiàn)編碼操作的電路叫編碼器。,編碼器框圖,6.2.1 編碼器,1.二進制編碼器 二進制編碼器是將2的m次冪個信號轉(zhuǎn)換成m位二進制代碼的電路，8-3線編碼器即三位二進制編碼器是個普通的編碼器，由于m=3，其功能是對八個輸入信號進行編碼。,8-3線編碼器,6.2.1 編碼器,2.二-十進制編碼器 將十進制數(shù)09轉(zhuǎn)換成二進制代碼的電路，稱為二-十進制編碼器。二-十進制代碼簡稱BCD代碼，是以二進制代碼表示十進制數(shù)。,842

5、1BCD碼編碼電路,6.2.1 編碼器,3. 8421BCD碼優(yōu)先編碼器 當(dāng)同時有一個以上的信號輸入編碼電路時，電路只能對其中一個優(yōu)先級別最高的信號進行編碼，這種編碼器稱為優(yōu)先編碼器。優(yōu)先編碼器分為二進制優(yōu)先編碼器和8421BCD碼（二-十進制）優(yōu)先編碼器。集成編碼器多為優(yōu)先編碼器。,6.2.2 譯碼器,譯碼是編碼的逆過程，把代碼的特定含義“翻譯”出來的過程叫做譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。譯碼器是數(shù)字系統(tǒng)和計算機中常用的一種邏輯部件。,譯碼器模型,6.2.2 譯碼器,1.二進制譯碼器 二進制譯碼器是把二進制代碼的所有組合狀態(tài)都翻譯出來的電路。如果輸入信號有n位二進制代碼，輸出信號為m個

6、，則m=2的n次冪 。二進制譯碼器的邏輯特點是，若輸入為n個，則輸出信號有2的n次冪個，對應(yīng)每一種輸入組合，只有一個輸出為1，其余全為0。所以也稱這種譯碼器為n-2的n次冪線譯碼器。,6.2.2 譯碼器,1.二進制譯碼器,4LS138譯碼器的邏輯電路圖,6.2.2 譯碼器,2.二十進制譯碼器 將4位二十進制代碼（BCD碼）翻譯成十進制代碼09的邏輯電路就叫二十進制譯碼器。它有4個地址輸入端，10個輸出端，故又叫4-10線譯碼器。在4-10線譯碼器中，4個地址輸入有16個狀態(tài)組合，其中有6個狀態(tài)組合譯碼器無對應(yīng)輸出的代碼，稱這6個狀態(tài)組合為偽碼。輸出能拒絕偽碼或輸入偽碼對輸出不起作用的譯碼器也稱

7、全譯碼器。常用的二十進制集成譯碼器有74LS42、74HC42、T1042、T4042等,6.2.2 譯碼器,2.二十進制譯碼器,4-10線全譯碼器74LS42的邏輯圖和圖形符號,6.2.2 譯碼器,3.七段顯示譯碼器 4LS47、74LS48是七段顯示譯碼器，其輸入是BCD碼，輸出是七段顯示器的段碼。使用74LS47的譯碼驅(qū)動電路如圖所示。,LED七段顯示譯碼器驅(qū)動電路邏輯圖,6.2.2 譯碼器,4.譯碼器的應(yīng)用 （1）地址譯碼 （2）擴展應(yīng)用 （3）實現(xiàn)邏輯函數(shù),6.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,6.3.1 數(shù)據(jù)選擇器 能夠?qū)崿F(xiàn)從多路數(shù)據(jù)中選擇一路進行傳輸?shù)碾娐方凶鰯?shù)據(jù)選擇器，簡稱MUX，亦

8、稱多路選擇器、多路調(diào)制器或多路開關(guān)。電路為多輸入，單輸出形式。,多路數(shù)據(jù)選擇器的一般結(jié)構(gòu),6.3.1 數(shù)據(jù)選擇器,1.雙四選一數(shù)據(jù)選擇器74LS153,6.3.1 數(shù)據(jù)選擇器,2.八選一數(shù)據(jù)選擇器74LS151,74LS151原理,邏輯符號及引腳圖,6.3.1 數(shù)據(jù)選擇器,3.數(shù)據(jù)選擇器的應(yīng)用 （1）擴展數(shù)據(jù)通道 （2）實現(xiàn)邏輯函數(shù),6.3.2 數(shù)據(jù)分配器,數(shù)據(jù)傳輸過程中，有時需要將數(shù)據(jù)分配到不同的數(shù)據(jù)通道上，能完這種功能的電路稱為數(shù)據(jù)分配器，亦稱多路分配器、多路調(diào)節(jié)器，簡稱DEMUX。 它的功能與數(shù)據(jù)選擇器相反，其電路為單輸入、多輸出形式。其功能如同多位開關(guān)一樣，將輸入I送到選擇輸入指定的通

9、道上。,數(shù)據(jù)分配器示意圖,6.3.2 數(shù)據(jù)分配器,74LS138不僅可以用做3-8線譯碼器，而且還可以用做1-8路數(shù)據(jù)分配器,1. 1-8路數(shù)據(jù)分配器74LS138,74LS138用做8路數(shù)據(jù)分配器,6.3.2 數(shù)據(jù)分配器,2.數(shù)據(jù)分配器的應(yīng)用 與數(shù)據(jù)選擇器一起實現(xiàn)多路信號分時傳送。在該傳輸線的兩端分別接以數(shù)據(jù)選擇器和數(shù)據(jù)分配器，利用數(shù)據(jù)選擇器與數(shù)據(jù)分配器不同的選擇轉(zhuǎn)換作用，在相同的地址輸入控制下，可以實現(xiàn)在一條傳輸線路上分時傳送多路信號。,多路信號分時傳送電路,6.4 加法器與數(shù)據(jù)比較器,6.4.1 加法器 實現(xiàn)多位二進制數(shù)加法運算的電路稱為加法器。加法器是數(shù)字系統(tǒng)中的一種常用邏輯部件，也是

10、計算機運算器的基本單元。它主要由若干位全加器構(gòu)成。,6.4.1 加法器,1.二進制串行進位加法器,串行進位加法器,6.4.1 加法器,二進制并行加法器74LS283也叫4位超前進位加法器，可完成兩個4位二進制數(shù)的加法運算，采用超前進位方式，速度快，適用于高速數(shù)字計算機、數(shù)據(jù)處理及控制系統(tǒng)，為了擴充相加數(shù)的位數(shù)，可將74LS283級聯(lián)起來。,兩片74LS238級聯(lián),2.二進制并行加法器74LS283,6.4.1 加法器,3.十進制加法器 8421BCD碼十進制加法器完成兩個1位十進制數(shù)相加。可用兩塊74LS283加上校正電路構(gòu)成。兩個8421碼二十進制數(shù)，按二進制規(guī)律相加時，若和數(shù)小于或等于9（

11、即1001），仍是8421碼不用校正，若和數(shù)等于或大于10（1010），必須做+6（0110）校正，以恢復(fù)到8421碼。,6.4.2 數(shù)據(jù)比較器,比較兩個數(shù)碼大小的電路稱為數(shù)據(jù)比較器，簡稱比較器。參與比較的兩個數(shù)碼可以是二進制數(shù)，也可以是BCD碼表示的十進制數(shù)或其他類數(shù)碼。,1.一位比較器 設(shè)A、B是兩個一位二進制數(shù)，比較結(jié)果為E，H，L。 E表示A=B，H表示AB，L表示AB， E，H，L三者同時只能有一個為1。即E為1時，H和L為0;H為1時，E和L為0;L為1時，H和E為0。,6.4.2 數(shù)據(jù)比較器,2.多位比較器 多位比較的規(guī)則是從高位到低位逐位比較。,4位比較器74LS58邏輯圖,6.4.2 數(shù)據(jù)比較器,3.比較器的應(yīng)用,串聯(lián)方式位擴展,并聯(lián)方