1、第四章 組合邏輯電路,4.1 組合邏輯電路的分析 4.2 組合邏輯電路的設(shè)計(jì) 4.3 常用中規(guī)模組合邏輯部件的原理和應(yīng)用 4.4 組合邏輯電路中的競爭與冒險(xiǎn),3. 譯碼器及其應(yīng)用,譯碼是編碼的逆過程，即將每一組輸入二進(jìn)制代碼“翻譯”成為一個(gè)特定的輸出信號(hào)，以表示它的原 。 譯碼器實(shí)現(xiàn)譯碼功能的數(shù)字電路稱為譯碼器。,熒光 發(fā)光二極管譯碼器 液晶顯示譯碼器,譯碼器分類,變量譯碼器 顯示譯碼器,二進(jìn)制譯碼器 二十進(jìn)制譯碼器,譯碼器的作用是將代碼的原意“翻譯”出來，用一個(gè)特定的輸出信號(hào)來代表。根據(jù)需要輸出信號(hào)可以是脈沖，也可以是電位。 譯碼器是多函數(shù)組合邏輯問題，而且輸出端數(shù)多于輸入端數(shù)。 譯碼器的輸

2、入為編碼信號(hào)，對(duì)應(yīng)每一組編碼有一條輸出譯碼線。當(dāng)某個(gè)編碼出現(xiàn)在輸入端時(shí)，相應(yīng)的譯碼線上則輸出高電平(或低電平)，其它譯碼線則保持低電平(或高電平)。 早期的譯碼器大多用二極管矩陣來實(shí)現(xiàn)，現(xiàn)在多用半導(dǎo)體集成電路來完成。,(1) 二進(jìn)制譯碼器變量譯碼器,二進(jìn)制譯碼器是最簡單的一種譯碼器，我們以三位二進(jìn)制譯碼電路為例。 三位二進(jìn)制譯碼器輸入是3位二進(jìn)制代碼，一共有8種狀態(tài)，譯碼器將每個(gè)輸入代碼譯成對(duì)應(yīng)的一根輸出線上的高、低電平信號(hào)。因此，也把這個(gè)譯碼器叫做3線8線（38）譯碼器。, 列真值表,表 4 12 譯碼表（真值表）,二進(jìn)制譯碼器,根據(jù)要求列真值表,圖 4 31 三位二進(jìn)制譯碼矩陣（卡諾圖）,

3、 畫卡諾圖,由于每個(gè)方格都由一個(gè)數(shù)據(jù)占有，沒有多余狀態(tài)， 所以將每個(gè)方格自行圈起來即可。此時(shí)每個(gè)譯碼函數(shù)都由一個(gè)最小項(xiàng)組成。 即,二進(jìn)制譯碼器, 寫邏輯表達(dá)式,根據(jù)卡諾圖寫出邏輯表達(dá)式,二進(jìn)制譯碼器,圖 4 32 三位二進(jìn)制碼譯碼器, 畫邏輯圖,根據(jù)邏輯表達(dá)式畫出邏輯圖,二進(jìn)制譯碼器,(2) 十進(jìn)制譯碼器,十進(jìn)制譯碼器, 列真值表,根據(jù)要求列真值表,圖 4 33 8421BCD碼譯碼矩陣,十進(jìn)制譯碼器, 畫卡諾圖,由8421BCD碼譯碼矩陣可得如下譯碼關(guān)系：,十進(jìn)制譯碼器, 寫邏輯表達(dá)式,圖 4 34 8421BCD碼譯碼器,十進(jìn)制譯碼器, 畫邏輯圖,根據(jù)邏輯表達(dá)式畫出譯碼電路邏輯圖,集成譯碼

4、器與前面講述的譯碼器工作原理一樣， 但考慮集成電路的特點(diǎn)，有以下幾個(gè)問題: 為了減輕信號(hào)的負(fù)載，故集成電路輸入一般都采用緩沖級(jí)，這樣外界信號(hào)只驅(qū)動(dòng)一個(gè)門。 為了降低功率損耗，譯碼器的輸出端常常是反碼輸出，即輸出低電位有效。 為了便于擴(kuò)大功能，增加了一些功能端，如使能端等。,(3) 集成譯碼器,圖 4-35 集成3-8譯碼器(74LS138)的電路圖和邏輯符號(hào),集成3-8 譯碼器,三個(gè)二 進(jìn)制碼 輸入端,八個(gè) 輸出 端,三個(gè)附加的使能端,使能端功能是：增加邏輯功能. 只有當(dāng)E1=1，E2=E3=0時(shí),該集成電路塊才工作，輸出取決于輸入的二進(jìn)制碼，否則譯碼器被禁止。,表 413 功能表,將輸入的三

5、個(gè)二進(jìn)制代碼，譯成8個(gè)低電平信號(hào),高電平表示譯碼器被禁止，低電平有效。,圖4-36 3 - 8譯碼器擴(kuò)大為 4 - 16 譯碼器,圖4-36所示是將3-8譯碼器擴(kuò)展為4-16譯碼器的連接圖。通過此圖可看出使能端在擴(kuò)大功能上的用途。,3-8譯碼器擴(kuò)大為4-16譯碼器,又叫片選輸入端,E3作為使能端 (1)片E2 和() E1相連作為第四變量D的輸入端。 在E3= 0的前提下， 當(dāng)D0時(shí)，(1)片選中，()片禁止，輸出由(1)片決定。 當(dāng)D1時(shí)，(1)片禁止，()片工作，輸出由()片決定，其關(guān)系如下：,數(shù)字顯示譯碼器是不同于上述譯碼器的另一種譯碼。它是用來驅(qū)動(dòng)數(shù)碼管的MSI。,(4)數(shù)字顯示譯碼驅(qū)

6、動(dòng)電路,數(shù)碼管根據(jù) 發(fā)光段分為,七段數(shù)碼管 八段數(shù)碼管,發(fā)光段,可以用熒光材料(稱為熒光數(shù)碼管) 發(fā)光二極管(稱為LED數(shù)碼管) 液晶(稱為LCD數(shù)碼管),通過發(fā)光段，可以將BCD碼變成十進(jìn)制數(shù)字，并在數(shù)碼管上顯示出來。 在數(shù)字式儀表、數(shù)控設(shè)備和微型計(jì)算機(jī)中是不可缺少的人機(jī)聯(lián)系手段。 七段數(shù)碼管所顯示的數(shù)字如圖 4 - 37 所示。,圖 4 37 七段數(shù)碼管,數(shù)字顯示譯碼器,由于各種顯示器件的驅(qū)動(dòng)要求不同，對(duì)譯碼器的要求也各不相同，因此需要先對(duì)字符顯示器件作簡單介紹，然后再介紹顯示譯碼器。常見的七端字符顯示器有半導(dǎo)體數(shù)碼管和液晶顯示器。, 半導(dǎo)體發(fā)光二極管,發(fā)光二極管是一種特殊的二極管，當(dāng)外加

7、正向電壓時(shí)，其中的電子可以直接與空穴復(fù)合，放出光子，即將電能轉(zhuǎn)換為光能，放出清晰悅目的光線。,數(shù)字顯示譯碼器,圖 4 38 LED數(shù)碼管,發(fā)光二極管可以封裝成單個(gè)的發(fā)光二極管，也可以封裝成七段數(shù)碼管，如圖438所示，圖中，每一段都是一個(gè)發(fā)光二極管。,數(shù)字顯示譯碼器,發(fā)光二極管的發(fā)光強(qiáng)度基本上與正向電流大小呈線性關(guān)系。圖439（a）是伏安特性，(b)是驅(qū)動(dòng)電路。 由圖(a)可知，它的死區(qū)電壓比普通三極管高，其正向工作電壓一般為l.53V，達(dá)到光可見度的電流需幾毫安到十幾毫安,數(shù)字顯示譯碼器,圖 4 39 發(fā)光二極管的伏安特性和驅(qū)動(dòng)電路 (a) 伏安特性； (b) 集成與非門驅(qū)動(dòng)電路,LED每一段

8、為一個(gè)發(fā)光二極管，所以只要加上適當(dāng)?shù)恼螂妷?，該段即可發(fā)光，簡稱LED。 發(fā)光二極管使用的材料與普通的硅二極管和鍺二極管不同，有,數(shù)字顯示譯碼器,磷砷化鎵、磷化鎵、砷化鎵等幾種，而且半導(dǎo)體中的雜質(zhì)濃度很高。,當(dāng)外加正向電壓時(shí)，大量的電子和空穴在擴(kuò)散過程中復(fù)合，其中一部分電子從導(dǎo)帶躍遷到價(jià)帶，把多余的能量以光的形式釋放出來，便發(fā)出一定波長的可見光。,數(shù)字顯示譯碼器,磷砷化鎵發(fā)光二極管發(fā)出光線的波長與磷和砷的比例有關(guān)，含磷的比例越 大波長越短，同時(shí)發(fā)光效率也隨之降低。目前生產(chǎn)的磷砷化鎵發(fā)光二極管(如BS201；BS211等)發(fā)出光線的波長在6500 左右，呈橙紅色。 在BS201等一些數(shù)碼管中還在

9、右下角處增設(shè)了一個(gè)小數(shù)點(diǎn)，形成了所謂八 段數(shù)碼管。,數(shù)字顯示譯碼器,圖 4 - 40LED的兩種接法 (a) 共陽極； (b) 共陰極,LED內(nèi)部接法有兩種，即共陽極接法和共陰極接法，如圖所示。,低電平發(fā)光,高電平發(fā)光,半導(dǎo)體發(fā)光二極管顯示器件的優(yōu)點(diǎn)是體積小、工作可靠、壽命長、響應(yīng)速度快、顏色豐富。缺點(diǎn)是功耗較大。, 液晶顯示器件,液晶顯示器件是一種新型的平板薄型顯示器件。由于它所需驅(qū)動(dòng)電壓低，工作電流非常小，配合CMOS電路可以組成微功耗系統(tǒng)，故廣泛地用于電子鐘表、電子計(jì)算器儀器儀表以及彩電的圖像顯示等。,液晶是介于晶體和液體之間的有機(jī)化合物，既有液體的流動(dòng)性和連續(xù)性，又具有晶體的某些光學(xué)特

10、性。 液晶顯示器件本身不發(fā)光(在黑暗中不能顯示數(shù)字)，而是依靠在外電場作用下，利用液晶分子的排列方向發(fā)生變化，使外光源透光率改變(調(diào)制)，完成電-光變換，即調(diào)制外界光線，使液晶不同部位顯現(xiàn)反差來達(dá)到顯示的目的。,顯示譯碼器的設(shè)計(jì)首先要考慮到顯示的字形。我們用驅(qū)動(dòng)七段發(fā)光二極管的例子，來說明設(shè)計(jì)顯示譯碼器的過程。, 顯示譯碼器,圖 4 41 七段顯示譯碼器框圖,四個(gè)輸 端(一般是8421BCD碼),七個(gè)輸出端,圖 4 41 七段顯示譯碼器框圖,四個(gè)輸 端(一般是8421BCD碼),七個(gè)輸出端,設(shè)計(jì)步驟：,對(duì)于每個(gè)輸出變量，均應(yīng)作出其真值表 再用卡諾圖進(jìn)行化簡。,表 4 14 真值表,七段顯示譯碼

11、器的真值表,此表是采用共陽極數(shù)碼管，對(duì)應(yīng)極為低電平時(shí)亮，高電平時(shí)滅。 對(duì)每一段用卡諾圖化簡，可以得到各段的最簡表達(dá)式。,圖 4 42 a段的化簡,以a段為例，進(jìn)行化簡,同理可以得到,集成時(shí)為了擴(kuò)大功能，增加附加控制功能: 熄滅輸入信號(hào)BI 燈測(cè)試信號(hào)LT 滅“0”輸入RBI 滅“0”輸出RBO 其功能介紹如下：,熄滅輸入信號(hào) BI：當(dāng)BI=0 時(shí)，不管其它輸入端狀態(tài)如何，七段數(shù)碼管均處于熄滅狀態(tài)，不顯示數(shù)字。 燈測(cè)試信號(hào) LT：當(dāng)BI=1，LT=0 時(shí)，不管輸入DCBA狀態(tài)如何， 七段均發(fā)亮，顯示“8”。它主要用來檢測(cè)數(shù)碼管是否損壞。,滅“0”輸入 RBI: 當(dāng)BI=LT=1，RBI=0 時(shí)，

12、輸入DCBA為0000， 各段均熄滅，不顯示“0”。而DCBA為其它各種組合時(shí)， 正常顯示。 它主要用來熄滅無效的前零和后零。 如 0093.2300，顯然前兩個(gè)零和后兩個(gè)零均無效，則可使用RBI使之熄滅，顯示93.23。 滅“0”輸出 RBO：當(dāng)本位的“0”熄滅時(shí)，RBO=0，在多位顯示系統(tǒng)中，它與下一位的RBI相連，通知下位如果是零也可熄滅。,表 4 14 真值表,增加附加控制功能的七段顯示譯碼器的真值表,熄滅輸入信號(hào) BI：當(dāng)BI=0 時(shí)，不管其它輸入端狀態(tài)如何，七段數(shù)碼管均處于熄滅狀態(tài)。,燈測(cè)試信號(hào) LT： 當(dāng)BI=1，LT=0 時(shí)，不管輸入DCBA狀態(tài)如何， 七段均發(fā)亮，顯示“8”。

13、,滅“0”輸入 RBI: 當(dāng)BI=LT=1，RBI=0 時(shí)，輸入DCBA為0000， 各段均熄滅，不顯示“0”。它主要用來熄滅無效的前零和后零。 ,圖 4 43 集成數(shù)字顯示譯碼器74LS48,74LS48集成數(shù)字顯示譯碼器,(5) 譯碼器的應(yīng)用(用譯碼器組成組合邏輯電路),驅(qū)動(dòng)各種顯示器件 存貯系統(tǒng)和其它數(shù)字系統(tǒng)的地址譯碼 組成脈沖分配器 程序計(jì)數(shù)器 代碼轉(zhuǎn)換 邏輯函數(shù)發(fā)生器等,例13 用譯碼器設(shè)計(jì)兩個(gè)一位二進(jìn)制數(shù)的全加器。解：,（1）列全加器真值表,（2）寫表達(dá)式,譯碼器的應(yīng)用,圖 4 44 用 3-8 譯碼器組成全加器,(3) 畫用 3-8 譯碼器組成的全加器邏輯圖,譯碼器的應(yīng)用,例14

14、 用 4-10譯碼器(8421BCD碼譯碼器)實(shí)現(xiàn)單“1”檢測(cè)電路,解: 單“1”檢測(cè)的函數(shù)式為,（1）列全加器真值表,（2）寫表達(dá)式,譯碼器的應(yīng)用,圖 4 45 單“1”檢測(cè)電路,(3) 畫用 3-8 譯碼器組成的單“1”檢測(cè)電路邏輯圖,譯碼器的應(yīng)用,數(shù)據(jù)分配器將一路輸入數(shù)據(jù)，根據(jù)需要傳送到多個(gè)輸出端的任何一個(gè)輸出端的電路，叫數(shù)據(jù)分配器，又稱多路分配器或多路解調(diào)器，其功能相當(dāng)于單刀多擲開關(guān)，如圖所示。 常用的數(shù)據(jù)分配器有1路4路(74LSl39)、1路8路(74LSl38)、1路16路(74LSl54)。,用譯碼器構(gòu)成數(shù)據(jù)分配器,圖 4 46 數(shù)據(jù)分配器方框圖和開關(guān)比擬圖,譯碼器的應(yīng)用,下面

15、以74LSl38為例說明數(shù)據(jù)分配器的組成和基本原理。74LSl38不僅可以用3線8線譯碼器，而且還可以用作1路8路數(shù)據(jù)分配器，如圖所示。,圖 4 47 用74LS138組成八路分配器,譯碼輸出Y0Y7改作8路數(shù)據(jù)輸出，譯碼輸入A0A2改作為3個(gè)選擇輸入，用于決定輸入數(shù)據(jù)分配到哪一路輸出端上。三個(gè)選通輸入端E1、E2、E3可以選用其中任意二個(gè)作為數(shù)據(jù)輸入D。,譯碼器的應(yīng)用,圖 4 47 用74LS138組成八路分配器,工作原理：,將數(shù)據(jù)I接到E2和E3上， E1接高電平. 當(dāng)I=0，即E2=E3 =0時(shí)，譯碼器被選中，則根據(jù)地址A2A1A0的變化將I=0信號(hào)分配至相應(yīng)端輸出端。,如A2A1A00

16、11，則Y3=0，其余端均為“1”，即將I=0信號(hào)分配至Y3輸出。 當(dāng)I= 1，即E2=E3 =1時(shí)，該譯碼器被禁止，不工作，譯碼器每一輸出均為1。,譯碼器的應(yīng)用,譯碼器在數(shù)字系統(tǒng)中常為其它集成電路產(chǎn)生片選信號(hào)。如在存儲(chǔ)器系統(tǒng)中作地址譯碼，功能擴(kuò)展時(shí)作為選擇信號(hào)； 計(jì)算機(jī)CPU采用總線結(jié)構(gòu)，全部外設(shè)均掛在總線上，而CPU某一時(shí)刻只能和一個(gè)外部設(shè)備交換信息，此時(shí)就通過譯碼器的輸出作為相應(yīng)外設(shè)的片選信號(hào)，電路如圖448所示。,譯碼器的應(yīng)用,圖 4 48 譯碼器作為其它芯片的片選信號(hào),譯碼器的應(yīng)用,當(dāng)A1A000時(shí)，選中(1)設(shè)備，其余外部設(shè)備均不工作。,4.3.3 數(shù)據(jù)選擇器及多路分配器,數(shù)據(jù)選擇

17、器又稱“多路開關(guān)”或“多路調(diào)制器”。它的功能是在選擇輸入(又稱“地址輸入”)信號(hào)的作用下，從多個(gè)數(shù)據(jù)輸入通道中選擇某一通道的數(shù)據(jù)(數(shù)字信息)傳輸至輸出端。數(shù)據(jù)選擇器的邏輯圖如圖449所示。,圖 4 49 數(shù)據(jù)選擇器框圖及開關(guān)比擬圖 (a) 數(shù)據(jù)選擇器邏輯符號(hào)； (b) 單刀多路開關(guān)比擬數(shù)據(jù)選擇器,數(shù)據(jù)選擇器和多路分配器邏輯圖比較,數(shù)據(jù)分配器，又稱多路分配器。將一路輸入數(shù)據(jù)，根據(jù)需要傳送到多個(gè)輸出端的任何一個(gè)端，其功能相當(dāng)于單刀多擲開關(guān),數(shù)據(jù)選擇器又稱“多路開關(guān)”，在選擇輸入信號(hào)的作用下，從多個(gè)數(shù)據(jù)輸入通道中選擇某一通道的數(shù)據(jù)傳輸至輸出端。,數(shù)據(jù)選擇器及多路分配器,其中A1A2An決定開關(guān)位置，

18、以便決定輸出是哪一路的輸入信號(hào)或輸入送哪一路輸出。 A變量又稱地址變量。如地址變量有兩個(gè)(A1A0)，則它有四種組合，即有四個(gè)地址，可以選擇四路信息。顯然，當(dāng)要選八路信息時(shí)，則應(yīng)有三個(gè)地址變量。,1. 數(shù)據(jù)選擇器,數(shù)據(jù)選擇器又稱多路選擇器，常以MUX表示。 常用的選擇器有二選一；四選一；八選一、十六選一等。如輸入數(shù)據(jù)更多，則可以由上述選擇器擴(kuò)大功能而得，如三十二選一、六十四選一等。,圖 4 50 四選一MUX,（1）四選一數(shù)據(jù)選擇器邏輯圖,D0D3是數(shù)據(jù)輸入端，A1A0是數(shù)據(jù)通道選擇控制信號(hào)，即地址變量； E是使能端，控制數(shù)據(jù)選通是否有效. 當(dāng)E=0時(shí)，允許收據(jù)選通; 當(dāng)E1時(shí)，F(xiàn)0， 輸出與

19、輸入數(shù)據(jù)無關(guān)，即禁止數(shù)據(jù)輸入，故又稱E端為禁止端。,數(shù) 據(jù) 輸 入 端,數(shù)據(jù) 通道 選擇 控制 信號(hào) (地址變量),使 能 端,低 電 平 有 效,（2）四選一數(shù)據(jù)選擇器的輸出邏輯表達(dá)式,表 4 15 功能表,（3）四選一數(shù)據(jù)選擇器的功能表,由公式,列出功能表,表 4 15 功能表,由功能表可見,當(dāng)E=1時(shí)，不管其它輸入如何，輸出端都為0。只有當(dāng)E=0時(shí)，才能輸出與地址碼相應(yīng)的那路數(shù)據(jù)。當(dāng)輸入數(shù)據(jù)較多時(shí)，可選用八選一數(shù)據(jù)選擇器或十六選一數(shù)據(jù)選擇器等。,二位四選一數(shù)據(jù)選擇器 74LS153； 四位二選一數(shù)據(jù)選擇器 74LS150； 八選一數(shù)據(jù)選擇器 74LS151； 十六選一數(shù)據(jù)選擇器 74LS

20、150。,集成數(shù)據(jù)選擇器有如下幾種：,實(shí)際應(yīng)用中經(jīng)常采用級(jí)聯(lián)的方法來擴(kuò)展輸入端。,擴(kuò)展的方法,用使能端 不用使能端,圖 4 51 四選一擴(kuò)展為八選一,例15 將四選一數(shù)據(jù)選擇器擴(kuò)為八選一數(shù)據(jù)選擇器。,解：,第三個(gè)地址端A2直接接到的使能端，通過反相器接到片的使能端。當(dāng)A2=0 時(shí)，選中，禁止。 F輸出F1，即從D0D3中選一路輸出；當(dāng)A2=1時(shí)，禁止， 選中。F輸出F2, 即從D4D7 中選一路輸出。這一過程可由下表列出：,用二片四選一和一個(gè)反相器、一個(gè)或門即可。如圖所示。,用使能端擴(kuò)展輸入端,解：由于十六選一有十六個(gè)數(shù)據(jù)輸入端，因此至少應(yīng)該有四片四選一數(shù)據(jù)選擇器。 利用使能端作為片選端。 片

21、選信號(hào)由譯碼器輸出端供給。 十六選一應(yīng)該有四個(gè)地址端，高兩位作為譯碼器的變量輸入，低兩位作為四選一數(shù)據(jù)選擇器的地址端。電路連接如圖4-52所示。,例16 將四選一數(shù)據(jù)選擇器擴(kuò)大為十六選一數(shù)據(jù)選擇器。,圖 4 52 四選一擴(kuò)大為十六選一,當(dāng)A3A2為00時(shí)，選中片，輸出F為D0D3; 當(dāng)A3A2為01時(shí)， 選中片，輸出F為D4D7; 當(dāng)A3A2為 10 時(shí)，選中片， 輸出F為D8D11； 當(dāng)A3A2為11時(shí)，選中片，輸出F為D12D15。,圖4-53 不用使能端且采用二 級(jí)級(jí)聯(lián)擴(kuò)展數(shù)據(jù)選擇器 （b）四選一擴(kuò)為十六選一的方法,不用使能端擴(kuò)展輸入端,高地址變量接到輸出數(shù)據(jù) 選擇器的地址端，低地址變量

22、接到輸入數(shù)據(jù)選擇器的地址端。,四選一擴(kuò)為八選一的方法,2. 數(shù)據(jù)選擇器的應(yīng)用,由上述四選一數(shù)據(jù)選擇器的輸出公式,(mi為A1, A0組成的最小項(xiàng)),數(shù)據(jù)選擇器除了用來選擇輸出信號(hào)，實(shí)現(xiàn)時(shí)分多路通信外，還可以作為函數(shù)發(fā)生器，用來實(shí)現(xiàn)組合邏輯電路。 實(shí)現(xiàn)方法可以用代數(shù)法，也可用卡諾圖法。,(1) 代數(shù)法,四選一數(shù)據(jù)選擇器,可以看出，對(duì)于A1A0的每一種組合都對(duì)應(yīng)一個(gè)輸入Di。如果把輸入Di接到A1A0的每一種組合的輸出值(0或1)，則這個(gè)四選一數(shù)據(jù)選擇器正好實(shí)現(xiàn)邏輯函數(shù)F=f(A1A0)。 如數(shù)據(jù)輸入端接入邏輯變量，則可擴(kuò)大數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的變量范圍。這樣，用多路選擇器來實(shí)現(xiàn)邏輯函數(shù)時(shí)，我們

23、所要做的工作是：選擇控制變量即地址變量且確定加至每個(gè)數(shù)據(jù)輸入端Di的值(可為常量，變量，布爾函數(shù))。下面通過例子說明具體設(shè)計(jì)方法。,例17 用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)二變量異或表示式,表 4 16 真值表,圖 4 54 例 17 圖,解: 二變量異或表示式為,三變量多數(shù)表決器真值表及八選一數(shù)據(jù)選擇器功能如表 4-17 所示。則,表 4 17 真值表,例18 用數(shù)據(jù)選擇器實(shí)現(xiàn)三變量多數(shù)表決器。,邏輯圖,與四選一方程對(duì)比,由公式確定Di如下：,為使F= F則令,畫出邏輯圖,圖 4 55 例 18 電路連接圖,為使F= F則令,首先選定地址變量；然后在卡諾圖上確定地址變量控制范圍，即輸入數(shù)據(jù)區(qū)；最后由數(shù)

24、據(jù)區(qū)確定每一數(shù)據(jù)輸入端的連接。,(2) 卡諾圖法,例19 用卡諾圖完成例 18用數(shù)據(jù)選擇器實(shí)現(xiàn)三變量多數(shù)表決器。,圖 4 56 卡諾圖確定例 18Di端,解：由真值表得卡諾圖如圖 4-56 所示，選定A2A1為地址變量。 在控制范圍內(nèi)求得Di數(shù)：D0=0,D1=A0, D2=A0, D3=1。結(jié)果與代數(shù)法所得結(jié)果相同。,圖 4 57 用卡諾圖設(shè)計(jì)例 20,例20 用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)如下邏輯函數(shù),F=(0，1, 5, 6, 7, 9, 10, 14, 15) 解：選地址A1A0變量為AB，則變量CD將反映在數(shù)據(jù)輸入端。如圖 4 -57 所示。,例21 運(yùn)用數(shù)據(jù)選擇器產(chǎn)生 01101001 序

25、列,圖 4 58 數(shù)據(jù)選擇器產(chǎn)生序列信號(hào),解: 利用一片八選一數(shù)據(jù)選擇器，只需D0=D3=D5=D6=0， D1=D2=D4=D7=1即可產(chǎn)生 01101001 序列，如圖 4 - 58 所示。,例22 利用數(shù)據(jù)選擇器實(shí)現(xiàn)分時(shí)傳輸。要求用數(shù)據(jù)選擇器分時(shí)傳送四位 8421BCD碼，并譯碼顯示。 解: 一般講，一個(gè)數(shù)碼管需要一個(gè)七段譯碼顯示器。 我們利用數(shù)據(jù)選擇器組成動(dòng)態(tài)顯示，這樣若干個(gè)數(shù)據(jù)管可共用一片七段譯碼顯示器。 用四片四選一，四位 8421BCD如下連接：個(gè)位全送至數(shù)據(jù)選擇器的D0位，十位送D1,百位送D2, 千位送D3。,當(dāng)?shù)刂反a為00時(shí)，數(shù)據(jù)選擇器傳送的是8421BCD的個(gè)位。 當(dāng)?shù)刂?/p>

26、碼為01、10、11 時(shí)分別傳送十位、百位、千位。 經(jīng)譯碼后就分別得到個(gè)位、十位、百位、千位的七段碼。,圖 4 -59用數(shù)據(jù)選擇器分時(shí)傳輸組成動(dòng)態(tài)譯碼,哪一個(gè)數(shù)碼管亮， 受地址碼經(jīng) 2 - 4 譯碼器的輸出控制。當(dāng)A1A0=00時(shí)，Y0=0，則個(gè)位數(shù)碼管亮。其它依次類推為十位、百位、千位數(shù)碼管亮。邏輯圖如圖4 - 59 所示。,如當(dāng)A1A0=00時(shí)，DCBA=1001，譯碼器Y0=0，則個(gè)位顯示9。同理，當(dāng)A1A0=01時(shí)，DCBA=0111, Y1=0, 十位顯示7。A1A0=10 時(shí)，DCBA=0000, Y2=0，百位顯示0。A1A0=11時(shí)，DCBA=0011, Y3=0，千位顯示 3

27、。只要地址變量變化周期大于25次/s，人的眼睛就無明顯閃爍感。,將一路輸入分配至多路輸出，一般由譯碼器完成。,3.多路分配器,4.3.4 數(shù)字比較器,將兩個(gè)一位數(shù)A和B進(jìn)行大小比較，一般有三種可能： AB, AB, FAB和FA=B。假設(shè)與比較結(jié)果相符的輸出為1，不符的為0，則可列出其真值表如表4-18所示。,1. 一位數(shù)字比較器,表 4 18 一位比較器真值表,由真值表得出各輸出邏輯表達(dá)式為,圖 4 60 一位比較器邏輯圖,根據(jù)邏輯表達(dá)式,畫出邏輯圖,2. 集成數(shù)字比較器,圖 4 61 四位比較器74LS85引腳圖,圖 4 62 四位比較器74LS85邏輯圖,表 4 19 74LS85比較器

28、功能表,(1)若A3B3，則可以肯定AB，這時(shí)輸出FAB=1;若A3B2,則FAB=1；若A2B2，則FAB=1。 (3) 只有當(dāng)A2=B2時(shí)，再繼續(xù)比較A1, B1。 依次類推，直到所有的高位都相等時(shí)，才比較最低位。這種從高位開始比較的方法要比從低位開始比較的方法速度快。 應(yīng)用“級(jí)聯(lián)輸入”端能擴(kuò)展邏輯功能。,由功能表的最后三行可看出,當(dāng)A3A2A1A0=B3B2B1B0時(shí)，比較的結(jié)果決定于“級(jí)聯(lián)輸入”端, 這說明： (1) 當(dāng)應(yīng)用一塊芯片來比較四位二進(jìn)制數(shù)時(shí)，應(yīng)使級(jí)聯(lián)輸入端的“A=B”端接1，“AB”端與“AB”端都接0， 這樣就能完整地比較出三種可能的結(jié)果。 (2) 若要擴(kuò)展比較位數(shù)時(shí)，可

29、應(yīng)用級(jí)聯(lián)輸入端作片間連接。,(1) 串聯(lián)方式擴(kuò)展。例如，將兩片四位比較器擴(kuò)展為八位比較器。可以將兩片芯片串聯(lián)連接，即將低位芯片的輸出端FAB, FAB, AB和A=B，如圖4-63所示。這樣，當(dāng)高四位都相等時(shí)，就可由低四位來決定兩數(shù)的大小。,圖 4 63 四位比較器擴(kuò)展為八位比較器,3. 集成比較器功能的擴(kuò)展,(2) 并聯(lián)方式擴(kuò)展。,圖 4 64 四位比較器擴(kuò)展為十六位比較器,4.4 組合邏輯電路中的競爭與冒險(xiǎn),4.4.1 競爭現(xiàn)象,前面在分析和設(shè)計(jì)組合邏輯電路時(shí)，只是考慮了輸入和輸出的穩(wěn)態(tài)關(guān)系，而沒有涉及邏輯電路從一個(gè)穩(wěn)態(tài)轉(zhuǎn)換到另一個(gè)穩(wěn)態(tài)的過渡過程，即沒有考慮到門電路的延遲時(shí)間對(duì)電路產(chǎn)生的影

30、響。 實(shí)際上，任何一個(gè)門電路都具有一定的傳輸延遲時(shí)間.由于各個(gè)門的傳輸時(shí)間差異，或者輸入信號(hào)通過的門的級(jí)數(shù)不同造成的傳輸時(shí)間差異，會(huì)使一個(gè)或幾個(gè)輸入信號(hào)經(jīng)不同的路徑到達(dá)同一點(diǎn)的時(shí)間有先后,這種現(xiàn)象稱為競爭。,組合邏輯電路中的競爭與冒險(xiǎn),圖 4 65 競爭示意圖,如圖465所示，變量A有兩條路徑；一條通過門1、門2到達(dá)門4，另一條通過門3到達(dá)門4。故變量A具有競爭能力，而B、C僅有一條路徑到達(dá)門4，稱為無競爭能力的變量。 由于集成門電路離散性較大，因此延遲時(shí)間也不同。哪條路徑上的總延時(shí)大，由實(shí)際測(cè)量而定，因此競爭的結(jié)果是隨機(jī)的。,組合邏輯電路中的競爭與冒險(xiǎn),下面為了分析問題方便，我們假定每個(gè)門的

31、延時(shí)均相同。 大多數(shù)組合邏輯電路均存在著競爭，有的競爭不會(huì)帶來不良影響，有的競爭卻會(huì)導(dǎo)致邏輯錯(cuò)誤。,4.4.2 冒險(xiǎn)現(xiàn)象,競爭則發(fā)生在從一種穩(wěn)態(tài)變到另一種穩(wěn)態(tài)的過程中，即發(fā)生在輸入變量變化時(shí)。,4.4.2 冒險(xiǎn)現(xiàn)象,當(dāng)某個(gè)變量發(fā)生變化時(shí)，在輸出端出現(xiàn)不應(yīng)有的尖脈沖，稱這種情況為冒險(xiǎn)現(xiàn)象。 而尖脈沖對(duì)有的系統(tǒng)(如時(shí)序系統(tǒng)的觸發(fā)器)是危險(xiǎn)的，將產(chǎn)生誤動(dòng)作。 根據(jù)出現(xiàn)的尖脈沖的極性，冒險(xiǎn)又可分為偏“1”冒險(xiǎn)和偏“0”冒險(xiǎn)。,1. 偏“1”冒險(xiǎn)(輸出負(fù)脈沖),在圖中， ，若輸入變量B=C=1，則有 在靜態(tài)時(shí)，不論A取何值，F(xiàn)恒為1，但是當(dāng)A變化時(shí)，由于各條路徑的時(shí)延不同，將會(huì)出現(xiàn)如圖466所 示的情況。,1. 偏“1”冒險(xiǎn)(輸出負(fù)脈沖),圖 4 66 偏“1”冒險(xiǎn)的形成的過程,圖中tpd是各個(gè)門的平均傳輸延遲時(shí)間，由圖可見，當(dāng)變量