1、計(jì)算機(jī)組成原理 實(shí)驗(yàn)系列,一、總線與寄存器 二、進(jìn)位加法器 三、比較器（仲裁器） 四、計(jì)數(shù)器 五、運(yùn)算器 六、存儲(chǔ)器 七、時(shí)序發(fā)生器 八、微程序控制器 九、硬布線控制器,賴曉錚 博士 華南理工大學(xué) QQ: 68046508,（一）總線與寄存器 實(shí)驗(yàn),實(shí)驗(yàn)內(nèi)容： 構(gòu)建一條8位總線的寄存器數(shù)據(jù)通路，將若干寄存器通過(guò)總線連接起來(lái)。 通過(guò)撥碼開關(guān)手動(dòng)輸入數(shù)據(jù)到某個(gè)寄存器；或者從一個(gè)寄存器向另一個(gè)寄存器賦值。同時(shí)，利用移位寄存器實(shí)現(xiàn)數(shù)據(jù)的置數(shù)、左移、右移等功能。 比較以下器件兩兩之間的異同：觸發(fā)器74LS74和74LS175，寄存器74LS273和74LS374，寄存器74LS273和移位寄存器74LS

2、194。,實(shí)驗(yàn)?zāi)康模?掌握總線以及數(shù)據(jù)通路的概念及傳輸特性。 理解鎖存器、通用寄存器及移位寄存器的組成和功能。,（一）總線與寄存器 實(shí)驗(yàn) 電路圖,撥碼開關(guān)與總線緩沖器（注意觀察74LS244左右電平）,三態(tài)門74LS244,【1】總線實(shí)驗(yàn),實(shí)驗(yàn)步驟： #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；啟動(dòng)仿真，手動(dòng)撥碼開關(guān)在總線DIN上置位數(shù)據(jù)0 x55。比較撥碼開關(guān)所在的總線DIN與總線BUS上的數(shù)據(jù)。 令#SW_BUS=0，三態(tài)門74LS244導(dǎo)通，記錄BUS總線上的數(shù)據(jù)，與總線BIN相比較：,單位D觸發(fā)器：74LS74 四位D觸發(fā)器：74LS175,D觸發(fā)器邏

3、輯功能表,【2】D觸發(fā)器實(shí)驗(yàn),實(shí)驗(yàn)步驟： 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，啟動(dòng)仿真，手動(dòng)撥碼開關(guān)輸入數(shù)據(jù)到BUS總線，改變74LS74的D端（即BUS總線的BUS_0）狀態(tài)，按照后頁(yè)邏輯功能表置位74LS74的#Sd端、#Rd端，觀察并記錄CLK端上升沿 、下降沿跳變時(shí)刻的Q端和#Q端狀態(tài)。 手動(dòng)撥碼開關(guān)輸入數(shù)據(jù)到BUS總線，使74LS175的D端（即BUS總線的BUS_0）分別接高，低電平，觀察并記錄CLK上升沿 、下降沿跳變時(shí)刻的Q端、#Q端狀態(tài)。觀察當(dāng)74LS175的端置0后，74LS175輸出Q端、#Q端的變化。比較74LS175和74

4、LS74的異同。,寄存器R0：74LS374 數(shù)據(jù)緩沖寄存器DR：74LS273,74LS273&374 邏輯功能表,【3】寄存器實(shí)驗(yàn),實(shí)驗(yàn)步驟： 令#R0_BUS= #DR_BUS= #SFT_BUS=1； #SW_BUS=0，啟動(dòng)仿真，三態(tài)門74LS244導(dǎo)通，手動(dòng)撥碼開關(guān)輸入數(shù)據(jù)0 xAA 到總線，觀察此時(shí)寄存器74LS374和74LS273輸出端的狀態(tài)。 令寄存器R0（74LS374）的R0_CLK端上升沿跳變，把總線上的數(shù)據(jù)0 xAA存入R0。 令#SW_BUS=1，三態(tài)門74LS244阻斷，觀察總線BUS的狀態(tài)。 令#R0_BUS=0，74LS374輸出選通，觀察總線BUS的狀態(tài)。

5、 令寄存器DR（74LS273）的DR_CLK端上升沿跳變，把總線上的0 xAA數(shù)據(jù)存入DR。觀察寄存器74LS273的輸出端。 再令#R0_BUS=1；觀察寄存器74LS374的輸出端，請(qǐng)比較器件74LS244、74LS273和74LS374的異同。,【3】寄存器實(shí)驗(yàn),實(shí)驗(yàn)步驟： 7） 手動(dòng)撥碼開關(guān)輸入新數(shù)據(jù)0 x55到總線BUS（#SW_BUS= 0）。此時(shí)，新的數(shù)據(jù)會(huì)沖掉R0寄存器保存的原有數(shù)據(jù)0 xAA么？若再令#R0_BUS=0，會(huì)出現(xiàn)什么情況？ 8） 假設(shè)手動(dòng)撥碼開關(guān)分別打入數(shù)據(jù)0 xAA和0 x55到R0寄存器（74LS374）和DR寄存器（74LS273），并且同時(shí)令#R0_B

6、US=0和#DR_BUS= 0，會(huì)出現(xiàn)什么情況？在總線上可以同時(shí)選擇多個(gè)寄存器輸出（導(dǎo)通輸出端三態(tài)門）么？,四位雙向移位寄存器 74LS194,【4】移位寄存器實(shí)驗(yàn),實(shí)驗(yàn)步驟： 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；啟動(dòng)仿真，通過(guò)撥碼開關(guān)送入總線BUS任意八位二進(jìn)制數(shù)，賦值74LS194的輸入端D0D1D2D3。按照后頁(yè)的邏輯功能表置位74LS194的MR、S1、S0 、SL、SR端，觀察并記錄CLK端上升沿和下降沿跳變時(shí)刻輸出端Q0Q1Q2Q3的狀態(tài)。 移位寄存器74LS194的“左移”功能可以作為把寄存器存儲(chǔ)的8位二進(jìn)制數(shù)據(jù)做“2”的乘法操作；其“

7、右移”功能則作為把寄存器存儲(chǔ)的8位二進(jìn)制數(shù)據(jù)做“2”的除法操作。請(qǐng)問(wèn)在執(zhí)行上述操作的過(guò)程中，74LS194的SL端和SR端應(yīng)該連接“1”還是“0” ？,思考題： 為何常見的CPU都是8位、16位或32位總線？可以使用7位或10位的總線么？計(jì)算機(jī)總線的位數(shù)是由什么決定的？ 32位CPU是否一定比8位CPU的處理能力強(qiáng)？ 74LS194的SL端和SR端是提供D0D1D2D3端移入數(shù)據(jù)還是保存D0D1D2D3端移出數(shù)據(jù)？假設(shè)要保存74LS194的D0D1D2D3端移出的數(shù)據(jù)，該怎么修改寄存器電路？ 把原碼數(shù)據(jù)0 x5A和0 x9A分別加載到移位寄存器74LS194，然后兩個(gè)數(shù)據(jù)都分別執(zhí)行一次“左移”（即“2”