1、EDA技術(shù),Electronic Design Automation,1,學(xué)習(xí)情境二：QuartusII原理圖輸入法,EDA技術(shù),Electronic Design Automation,2,主要內(nèi)容,項目任務(wù) 項目目標(biāo) 實施步驟 相關(guān)知識 評價與總結(jié),A. 項目任務(wù),EDA技術(shù),Electronic Design Automation,4,【要求】 應(yīng)用原理圖方法設(shè)計八位二進(jìn)制加法器 【知識點(diǎn)】 應(yīng)用原理圖方法設(shè)計八位二進(jìn)制加法器 理解 Quartus II原理圖輸入法 掌握 Quartus II原理圖層次化設(shè)計方法 理解 Quartus II器件編程 【重點(diǎn)和難點(diǎn)】 應(yīng)用原理圖方法設(shè)計八位

2、二進(jìn)制加法器,下一頁,EDA技術(shù),Electronic Design Automation,5,2.1 工作任務(wù)的陳述與背景 2.2 完成工作任務(wù)的引導(dǎo) 2.3 相關(guān)技術(shù)基本知識與基本技能 2.4 小結(jié),上一頁,EDA技術(shù),Electronic Design Automation,6,一、任務(wù)的陳述 設(shè)計一個八位二進(jìn)制加法器:要求在Quartus II 8.1軟件平臺上用原理圖方式和層次化方法設(shè)計出一個八位二進(jìn)制加法器，并通過編譯及仿真檢查設(shè)計結(jié)果。 二、任務(wù)的背景 加法器是數(shù)字系統(tǒng)中的基本邏輯器件，也是最基本的數(shù)字算法，無論乘法、減法、除法或FFT運(yùn)算最終也要分解為加法運(yùn)算。因此，加法器的設(shè)

3、計是一個最基礎(chǔ)的設(shè)計之一。,2.1 工作任務(wù)的陳述與背景,返 回,EDA技術(shù),Electronic Design Automation,7,下一頁,2.2 完成工作任務(wù)的引導(dǎo),一、資訊 為了完成八位二進(jìn)制加法器的設(shè)計，首先要進(jìn)行以下幾點(diǎn)的準(zhǔn)備工作: 1.了解加法器及相關(guān)基本知識 半加器的定義、真值表、邏輯表達(dá)式、元件符號; 全加器的定義、真值表、邏輯表達(dá)式、元件符號; 多位加法器的構(gòu)成方式、特點(diǎn)。 通過對加法器相關(guān)知識的閱讀和分析，思考用于什么方式進(jìn)行八位二進(jìn)制加法器的設(shè)計。 2. Quartus 8.1軟件的基本使用 查閱相關(guān)書籍、網(wǎng)頁資料，掌握Quartus8.1軟件的基本使用方法。,ED

4、A技術(shù),Electronic Design Automation,8,下一頁,上一頁,3.理解層次化設(shè)計的方法 為了使設(shè)計八位的二進(jìn)制加法器變得容易理解且易于設(shè)計，那么采用層次化的方法設(shè)計就能使設(shè)計變得條理清晰，簡單易懂，如何用Quartus8.1軟件進(jìn)行層次化設(shè)計以及設(shè)計原理圖的時候，如何把層次的關(guān)系理好，這是一個要思考的問題。 二、計劃 根據(jù)上節(jié)中的知識，制訂設(shè)計方案如圖2-1所示。 三、決策 從方案上看，設(shè)計方案至少有3種，下面來對這3種方案進(jìn)行分析: 一般來說，多位加法器的構(gòu)成方式主要分為并行進(jìn)位和串行進(jìn)位兩種。并行進(jìn)位一般來說速度快、占用資源多;而串行進(jìn)位一般速度慢、,2.2 完成工

5、作任務(wù)的引導(dǎo),EDA技術(shù),Electronic Design Automation,9,下一頁,占用資源少。同時實驗表明，四位二進(jìn)制并行加法器和串行級聯(lián)加法器占用幾乎相同的資源。這樣，多位數(shù)加法器由四位二進(jìn)制并行加法器級聯(lián)構(gòu)成是較好的選擇。因此，采取第一種方案是實際設(shè)計中較好的選擇，但是，由于本書的是針對初學(xué)者，考慮到淺顯易懂的宗旨，我們在設(shè)計的時候主要介紹第一種設(shè)計方法，只在章節(jié)后對第一種設(shè)計方法作簡略的介紹。 四、實施 根據(jù)第一種設(shè)計方案，首先，制作底層半加器，根據(jù)數(shù)字電路中組合邏輯電路的設(shè)計方法，根據(jù)定義，列真值表，寫邏輯表達(dá)式，畫出它的邏輯電路圖，然后用原理圖方式(軟件的使用，請參看本

6、書3.3示節(jié))進(jìn)行半加器的設(shè)計。如圖2-2所示。,2.2 完成工作任務(wù)的引導(dǎo),上一頁,EDA技術(shù),Electronic Design Automation,10,編譯通過后，生成半加器的元件符號(圖2-3)，以便設(shè)計全加器時調(diào)用。 同理，再進(jìn)行一位全加器的設(shè)計，如圖2-4所示。 編譯后，生成全加器的元件符號(圖2-5)，以便設(shè)計八位加法器時調(diào)用。 采用串行進(jìn)位的方式，進(jìn)行八位二進(jìn)制加法器的設(shè)計，如圖2-6所示。 編譯正確后，即完成了八位二進(jìn)制加法器的前期設(shè)計工作。,下一頁,上一頁,2.2 完成工作任務(wù)的引導(dǎo),EDA技術(shù),Electronic Design Automation,11,五、檢查

7、Quartus 8.1軟件的編譯工具，主要是檢查原理圖或程序語法上是否有錯誤，但不能驗證邏輯關(guān)系是否有錯誤，驗證所設(shè)計的電路是否符合設(shè)計的要求，需要利用仿真工具進(jìn)行波形仿真。下面對八位二進(jìn)制加法器的各個底層模塊和頂層模塊進(jìn)行仿真，以驗證所設(shè)計的原理圖邏輯上是否符合設(shè)計的要求。 半加器仿真波形如圖2-7所示。 全加器仿真波形如圖2-8所示。 八位二進(jìn)制加法器仿真波形如圖2-9所示。 可以看到，所設(shè)計的八位二進(jìn)制加法器完全符合要求。如果有條件，可以把源代碼下載到硬件中做最后的驗證。,下一頁,上一頁,2.2 完成工作任務(wù)的引導(dǎo),EDA技術(shù),Electronic Design Automation,1

8、2,六、評估 采用串行進(jìn)位的方式所設(shè)計的八位二進(jìn)制加法器在編譯后，可以看到它的延時情況，如圖2-10所示。 可以看到，比如管腳 a0 到管腳 sum 7 產(chǎn)生了20.501 ns的延時，那么，之前我們討論到，采用圖2-1所示的方法一進(jìn)行的八位二進(jìn)制加法器的設(shè)計是最優(yōu)的設(shè)計方案，下面，簡單介紹方案一的設(shè)計方法，并與方案一進(jìn)行比較，以突出優(yōu)劣。 首先，進(jìn)行四位并行加法器的設(shè)計，邏輯圖如圖2-11所示。 使用Quartus 8.1軟件，用原理圖的方式設(shè)計出四位二進(jìn)制并行加法器的電路圖，如圖2-12所示。,下一頁,上一頁,2.2 完成工作任務(wù)的引導(dǎo),EDA技術(shù),Electronic Design Au

9、tomation,13,返 回,上一頁,仿真的波形圖如圖2-13所示。 然后用串行的方式設(shè)計出八位二進(jìn)制加法器的原理圖，如圖2-14所示。 仿真的波形圖如圖2-15所示。 采用方案一所設(shè)計的八位二進(jìn)制加法器的延時情況如圖2-16所示。 可以看到管腳 A0 到管腳 S7 所產(chǎn)生的延時是16.167 ns，與之前方案中相同管腳所產(chǎn)生的20.501 ns減少了4.334 ns ，用兩個四位并行加法器所構(gòu)成的八位加法器所產(chǎn)生的延時示于用串行進(jìn)位構(gòu)成的八位加法器。,2.2 完成工作任務(wù)的引導(dǎo),EDA技術(shù),Electronic Design Automation,14,一、Quartus原理圖輸入法 應(yīng)用

10、數(shù)字邏輯電路的基本知識，使用Quartus原理圖輸入法可非常方便地進(jìn)行數(shù)字系統(tǒng)的設(shè)計。應(yīng)用Quartus原理圖輸入法，還可以把原有的使用中示規(guī)模的通用數(shù)字集成電路設(shè)計的數(shù)字系統(tǒng)移植到FPGA或CPLD中。下面以一個二人表決器的設(shè)計為例說明Quartus原理圖輸入法的使用方法。 (一)建立工程文件夾 1.新建一個文件夾作為工程項目目錄 首先在計算機(jī)中建立一個文件夾作為工程項目目錄，此工程目錄不能是根目錄，比如D:，只能是根b錄下的b錄，比如D:EDA _book codeChapter3BiaoJueQi。,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Desig

11、n Automation,15,2.建立工程項目 運(yùn)行Quartus 軟件，執(zhí)行File=New Project Wizard 命令，建立工程，如圖2-17所示。 在圖2-18界面中單擊Next按鈕。 在所彈出的圖2-19 New Project Wizard對話框中，填寫Directory， Name, Top-Level Entity等項目。其中第一、第二、第三個文本框分別是工程項目目錄、項目名稱和項目頂層設(shè)計實體的名稱。 單擊Next按鈕，出現(xiàn)添加工程文件的對話框，如圖2-20所示。 若原來己有文件，可選擇相應(yīng)文件，這單直接單擊Next進(jìn)行下一步，選擇FPGA器件的型號，如圖2-21所示

12、。,下一頁,上一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,16,在Family下拉框中，根據(jù)需要選擇一種型號的FPGA，比如Cyclone系列FPGA。然后在“Available devices:”中根據(jù)需要的FPGA型號選擇FPGA型號，比如“EP1C3T144C8”，注意在Filters一欄中選中“Show Advanced Devices”以顯示所有的器件型號。再單擊Next按鈕，出現(xiàn)如圖2-22所示對話框。 對于彈出的其他EDA工具的對話框，由于我們使用Quartus 的集成環(huán)境進(jìn)行開發(fā)，因此不要作任何改動。單擊Nex

13、t進(jìn)入工程的信息總概對話框，如圖2-23所示。 單擊Finish按鈕就建立了一個空的工程項目。,下一頁,上一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,17,(二)編輯設(shè)計圖形文件 1.建立原理圖文件 執(zhí)行File = New 命令，彈出新建文件對話框，如圖2-24所示。 如圖2-25所示，Quartus 支持6種設(shè)計輸入法文件: “ AHDL File ”，是AHDL文本文件; “Block Diagram/Schematic File ”，是流程圖和原理圖文件，簡稱原理圖文件; “EDIF File ”，是網(wǎng)表文件; “ S

14、OPC Builder System ”，是可編程片上系統(tǒng)的編輯系統(tǒng); “ Verilog HDL File ”，是Verilog HDL文本文件; “ VHDL File ”，是VHDL文本文件。,下一頁,上一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,18,“Block Diagram/Schematic File”，按OK即建立一個空的原理圖文件。 執(zhí)行File= Save as命令，把它另存為文件名是“ BiaoJueQi”的原理圖文件，文件后綴為.bdf。將“Add file to current project”選項

15、選中，使該文件添加到剛建立的工程中去，如圖2-26所示。 2.編輯輸入原理圖文件 圖形編輯界面如圖2-27所示，其右側(cè)的空白處就是原理圖的編輯區(qū)，在這個編輯區(qū)輸入如圖2-28所示的BiaoJueQi原理圖。 (1)元件的選擇與放置 在原理圖編輯區(qū)的一個位置雙擊鼠標(biāo)的左鍵，將彈出Symbol對話框，或單擊鼠標(biāo)右鍵，在彈出的選擇對話框中選擇Insert = Symbol,下一頁,上一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,19,.，也會彈出Symbol對話框。不要選中Symbol對話框中Repeat -insert mode(重

16、復(fù)-插入模式)和insert symbol as block(作為流程圖模塊插入符號)復(fù)選框，即采用默認(rèn)的一次性插入作為原理圖元件的符號。用單擊的方法展開Libraries欄中的元件庫，如圖2-29所示，其中primitive s為基本元件庫，打開logic子庫，單面是常用的與門、或門和非門等門電路。 在圖2-30中，選擇其中的二輸入與門元件 and2，然后單擊OK按鈕。 出現(xiàn)如圖2-31所示的圖樣。 將該圖樣移到編輯區(qū)合適的地方左擊鼠標(biāo)，就可放置一個二輸入與門元件，如圖2-32所示。,下一頁,上一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Auto

17、mation,20,右擊與門元件符號，在出現(xiàn)的菜單中選擇Copy命令，如圖2-33所示。 將鼠標(biāo)移到編輯區(qū)合適的地方右擊鼠標(biāo)，在彈出的菜單中選擇Paste命令，如圖2-34所示。 就可通過復(fù)制-粘貼的方法獲得另兩個二輸入與門元件，如圖2-35所示。 用相似的方法選擇放置一個二輸入或門元件符號，如圖2-36所示. 再打開primitives基本元件庫的pin子庫，如圖2-37所示。 選擇、放置三個輸入管腳元件input和一個輸出管腳元件output元件到編輯區(qū)內(nèi)，如圖2-38所示。 (2)連接各個元件符號 把鼠標(biāo)移到一個input元件連接處，將會出現(xiàn)圖2-39所示的圖樣。,下一頁,上一頁,2.3

18、 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,21,單擊鼠標(biāo)左鍵，移到要與之相連的與門元件的連接處，松開鼠標(biāo)即可連接這兩個要連接的元件，如圖2-40所示。 用同樣的方法可按要求連接其他元件。 (3)設(shè)定各輸入輸出管腳名 將鼠標(biāo)移到一個input元件上雙擊，將會彈出如圖2-41所示的管腳屬性編輯對話框。在Pin name文本框中填入管腳名a。 用相似的方法設(shè)定其他管腳名。完成的電路圖如圖2-28所示。 在Quartus 流程圖和原理圖文件中，除了使用原理圖元件符號外，還可以使用流程圖模塊，對于初學(xué)者可先掌握原理圖元件符號的 使用，以后再探討流

19、程圖模塊的使用，這里對流程圖模塊不做介紹。,下一頁,上一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,22,在流程圖和原理圖輸入法編輯界面中的左邊，有供編輯輸入時使用的工具箱，各個工具的功能如圖2-42所示。 (三) 編譯設(shè)計圖形文件 完成原理圖編輯輸入后，保存設(shè)計圖形文件，就可編譯設(shè)計圖形文件。執(zhí)行Processing=Start Compilation，如圖2-43所示，進(jìn)行編譯。 編譯結(jié)束后，會出現(xiàn)如圖2-44所示的對話框，對話框會顯示編譯的錯誤和警告的情況。若有錯誤，則可先雙擊編譯器界面下方出現(xiàn)的第一個錯誤提示，可使第一個

20、錯誤處改變顏色。檢查糾正，第一個錯誤后保存再編譯，如果還有錯誤，重復(fù)以上操作，直至最后通過。最后通過時應(yīng)沒有錯誤提示但可有警告提示，如圖2-44所示。,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,23,可以通過查看編譯報告了解有關(guān)情況，比如定時分析情況，圖2-45所示是編譯報告中關(guān)于每個輸出信號對輸入信號的延遲時間的報告。 以上是使用Quartus 編譯器默認(rèn)設(shè)置進(jìn)行的編譯方法，還可以先根據(jù)需要進(jìn)行進(jìn)一步的編譯設(shè)置，然后再編譯，具體方法參考Quartus 幫助文檔。 (四)時序仿真設(shè)計文件 1.新建用于仿真的波形文件

21、 如圖2-46所示，Quartus 可建立和編輯的文件有器件設(shè)計文件“DeviceDesign File”、其他文件“Other File ”兩類。器件設(shè)計文件“Device Design File”有6種，以上已做介紹，用于仿真的波形文件則屬于其他文件“Other File ”。,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,24,執(zhí)行File=New，如圖2-46所示，選擇“Other Files”標(biāo)簽中的“Vector WaveformFile ”(波形文件)，然后單擊“OK”確定。 出現(xiàn)波形文件編輯器，如圖2-

22、47所示。在圖2-31中鼠標(biāo)所在處單擊鼠標(biāo)右鍵，出現(xiàn)圖2-48所示菜單，選擇Insert Node or Bus命令。 出現(xiàn)如圖2-49所示的對話框，單擊Node Finder按鍵。 在出現(xiàn)的圖2-50所示的對話框中單擊List按鍵。 選擇需要的輸入輸出引腳，如圖2-51所示。 如圖2-52所示，單擊選中的按鍵，選中需要的輸入輸出引腳。 然后，單擊兩次確定按鈕，出現(xiàn)如圖2-53所示的畫面。,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,25,2.設(shè)置仿真時間 執(zhí)行Edit=End Time命令，設(shè)置合適的時間，如圖2-

23、54和圖2-55所示。 執(zhí)行Edit=Grid Size命令，設(shè)置時間單位為100 ns，如圖2-56和圖2-57所示。 3.設(shè)置輸入信號波形 單擊工具箱中縮放工具按鈕，將鼠標(biāo)移到編輯區(qū)內(nèi)，單擊鼠標(biāo)，調(diào)整波形區(qū)橫向比例，如圖2-58所示。 單擊工具箱中的選擇按鈕，然后在要設(shè)置波形的區(qū)域上按下鼠標(biāo)左鍵并拖動鼠標(biāo)，選擇要設(shè)置的區(qū)域，如圖2-59所示。,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,26,單擊工具箱中高電平設(shè)置按鈕，將該區(qū)域設(shè)置為高電平，如圖2-60所示。 用相似的方法設(shè)置其他區(qū)域的波形，如圖2-61所示，注

24、意圖2-61波形與真值表相對應(yīng)。 4.進(jìn)行功能仿真 設(shè)置輸入信號后，保存文件，文件名與原理圖名一致。執(zhí)行Processing=Start Simulation命令，進(jìn)行仿真，如圖2-62所示。 仿真結(jié)果如圖2-63所示 認(rèn)真核對輸入輸出波形，可檢查設(shè)計的功能正確與否。,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,27,(五)生成元件符號 執(zhí)行File = Great/Update = Great Symbol Files for Current File命令，將本設(shè)計電路封裝生成一個元件符號(圖2-64)，供以后在原

25、理圖編輯器下進(jìn)行層次設(shè)計時調(diào)用。 所生成的符號(圖2-65)存放在本工程目錄下，文件名為BiaoJueQi，文件后綴名為.bsfo調(diào)用方法與Quarius 提供的元件符號相似。 二、原理圖輸入法中的層次化設(shè)計 層次化設(shè)計也稱“自頂向下”設(shè)計方法，即將一個大的設(shè)計項目分解為若干子項目或若十層次來完成。劃分是從頂層由高往下，而設(shè)計則可先設(shè)計底層的電路，然后在高層次的設(shè)計中，逐級調(diào)用低層次的設(shè)計結(jié)果。原理圖輸入法可很方便地進(jìn)行層次化設(shè)計。,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,28,【例2.1 用層次化設(shè)計設(shè)計一個兩

26、位二進(jìn)制數(shù)乘法器。 1.系統(tǒng)分析 兩位二進(jìn)制數(shù)相乘，最多可得四位二進(jìn)制數(shù)，其乘法運(yùn)算如圖: a0 al X b0 b1 alb0 a0b0 +alb1 a0b1 m3 m2 ml m0 其中：m0=a0對應(yīng)c，選擇PIN_1;對應(yīng)Y，選擇PIN_11，如圖2-75所示。 最后單擊“保存”按鈕，保存引腳鎖定信息，再編譯一次，把引腳鎖定信息編譯進(jìn)編譯下載文件中，就可以準(zhǔn)備將編譯好的SOF文件或者POF文件下載到FPGA器件或者EPCS器件。,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,36,(三) 編程下載設(shè)計文件 下面

27、只介紹常用的使用 ByteBlasterMV或 ByteBlaster 下載電纜，用JTAG模式或者主動串行編程模式(AS Mode)編程下載設(shè)計文件的方法。 1. JTAG模式編程下載應(yīng)用JTAG模式可用編譯好的SOF文件直接對FP GA器件進(jìn)行配置。 (1)硬件連接 首先用 ByteBlasterMV 或 ByteBlaster 下載電纜把開發(fā)板或?qū)嶒炏渑cQuartus 所安裝的計算機(jī)并口通信線連接好，打開電源，具體方法要參考開發(fā)板或?qū)嶒炏涞挠嘘P(guān)資料。 (2)打開編程窗口、選擇編程模式和配置文件,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Desi

28、gn Automation,37,選擇菜單Tool = Programmer命令，彈出以下編程窗口，如圖2-76所示。 在Mode 欄中選擇JTAG模式，如圖2-77所示。 核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)Add File按鈕，手動選擇所要下載的文件。選中打勾的下載文件右側(cè)的第一個編程項目復(fù)選框，如圖2-78所示。 (3)設(shè)置編程器(若是初次安裝時) 若是初次安裝Quartus且，編程窗口內(nèi)右上角的地方有No Hardware字樣，則必須加入下載方式。在圖2-79中單擊Hardware Setup按鈕，彈出Hardware Setup對話框，如圖2-80所示。,上一頁,下一頁

29、,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,38,在圖2-80 的Hardware Setup對話框中，單擊Hardware Settings標(biāo)簽，再單擊此頁中的 Add Hard ware按鈕。 從彈出的Add Hard+ are 對話框的 Hardware type欄中選擇ByteBlasterMV or BvteBlaster ，然后單擊OK鍵，如圖2-81所示。 在圖2-82的Hardware欄中會出現(xiàn)ByteBlasterMV或者ByteBlaster 字樣。究竟顯示ByteBlasterMV還是ByteBlaster

30、字樣，取決于使用的是ByteBlasterMV還是ByteBlaster 下載電纜。選擇ByteBlasterMV或者ByteBlaster ，然后單擊Close按鈕。 這時編程窗口內(nèi)右上角的地方會出現(xiàn)ByteBlasterM V或者ByteBlaster 字樣，如圖2-83所示。 核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)Add File,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,39,按鈕，手動選擇所要下載的文件。選中打勾下載文件右側(cè)的第一個編程項目復(fù)選框，如圖2-84所示。 (4)配置下載 最后單擊S

31、tart按鈕，進(jìn)行對目標(biāo)FPGA器件配置下載，如圖2-85所示。下載成功后即可進(jìn)行設(shè)計電路硬件調(diào)試。 2.主動串行編程模式(AS Mode) 為了使FPGA在編程成功以后，再次通電啟動仍然保持原有的配置文件，可將配置文件燒寫到專用的配置芯片EPCS1或EPCS4中。主動串行編程模式能使用ByteBlaster 下載電纜和 POF文件對單個EPCS1或EPCS4串行配置器件進(jìn)行編程。,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automation,40,使用此方式對EPCS器件編程下載時，在以上器件設(shè)置和引腳的鎖定的步驟中應(yīng)進(jìn)行選擇配置器

32、件，根據(jù)開發(fā)板或?qū)嶒炏涞那闆r選擇EPCS1或EPCS4器件。 (1)硬件連接 對單個EPCSx配置器件進(jìn)行編程時必須使用ByteBlaster 下載電纜。將ByteBlaster且下載電纜把開發(fā)板或?qū)嶒炏渑cQuartus 所安裝的計算機(jī)并日通信線連接好，打開電源，具體方法可參考開發(fā)板或?qū)嶒炏涞挠嘘P(guān)資料。 (2)打開編程窗口用與JTAG模式編程下載相似的方式打開編程窗口。 (3)選擇編程模式和配置文件 在圖2-86所示窗日的Mode欄，選擇Active Serial Programming編程模式。,上一頁,下一頁,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Desig

33、n Automation,41,打開編程文件，選擇POF文件，并打勾選中第一、第一和第二個編程項目復(fù)選框，如圖2-87所示。 (4)設(shè)置編程器(若是初次安裝時) 用與JTAG模式編程下載相似的方式設(shè)置編程器，但注意此處使用的是 BvteBlaster 下載電纜。 (5)編程下載 最后單擊Start按鈕，進(jìn)行對目標(biāo)EPCSx器件編程下載。使用這種方式編程成功以后，再次通電啟動仍然保持原有的配置文件，如圖2-88所示。 (四)設(shè)計電路硬件調(diào)試 下載成功后即可進(jìn)行設(shè)計電路硬件調(diào)試。,上一頁,返 回,2.3 相關(guān)技術(shù)基本知識與基本技能,EDA技術(shù),Electronic Design Automatio

34、n,42,2.4 小結(jié),返 回,EDA技術(shù),Electronic Design Automation,43,圖2-1 八位二進(jìn)制加法器的設(shè)計方案,返 回,EDA技術(shù),Electronic Design Automation,44,圖2-2 半加器原理圖型,返 回,EDA技術(shù),Electronic Design Automation,45,圖2-3 半加器符號,返 回,EDA技術(shù),Electronic Design Automation,46,圖2-4 全加器原理圖,返 回,EDA技術(shù),Electronic Design Automation,47,圖2-5 全加器符號,返 回,EDA技術(shù),El

35、ectronic Design Automation,48,圖2-6 八位二進(jìn)制加法器原理圖,返 回,EDA技術(shù),Electronic Design Automation,49,圖2-7 半加器的仿真波形圖,返 回,EDA技術(shù),Electronic Design Automation,50,圖2-8 全加器的仿真波形圖,返 回,EDA技術(shù),Electronic Design Automation,51,圖2-9 八位二進(jìn)制加法器的仿真波形圖,返 回,EDA技術(shù),Electronic Design Automation,52,圖2-10 串行進(jìn)位八位二進(jìn)制 加法器延時情況圖,返 回,EDA技術(shù),

36、Electronic Design Automation,53,圖2-11 四位超前進(jìn)位并行加法器邏輯圖,返 回,EDA技術(shù),Electronic Design Automation,54,圖2-12 四位二進(jìn)制并行加法器原理圖,返 回,EDA技術(shù),Electronic Design Automation,55,圖2-13 四位二進(jìn)制并行加法器仿真波形圖,返 回,EDA技術(shù),Electronic Design Automation,56,圖2-14 八位二進(jìn)制加法器原理圖,返 回,EDA技術(shù),Electronic Design Automation,57,圖2-1 八位二進(jìn)制加法器的設(shè)計方案,

37、返 回,EDA技術(shù),Electronic Design Automation,58,圖2-15 八位二進(jìn)制加法器仿真波形圖,返 回,EDA技術(shù),Electronic Design Automation,59,圖2-16 八位二進(jìn)制加法器的延時圖,返 回,EDA技術(shù),Electronic Design Automation,60,圖2-17 執(zhí)行 New Project Wizard 命令,返 回,EDA技術(shù),Electronic Design Automation,61,圖2-18 New Project Wizard 對話框,返 回,EDA技術(shù),Electronic Design Autom

38、ation,62,圖2-19 工程項目基本設(shè)置,返 回,EDA技術(shù),Electronic Design Automation,63,圖2-20 添加工程文件的對話框,返 回,EDA技術(shù),Electronic Design Automation,64,圖2-21 選擇FPGA器件,返 回,EDA技術(shù),Electronic Design Automation,65,圖2-22 選擇其他 EDA 工具,返 回,EDA技術(shù),Electronic Design Automation,66,圖2-23 信息總概對話框,返 回,EDA技術(shù),Electronic Design Automation,67,圖2

39、-24 執(zhí)行File=New命令,返 回,EDA技術(shù),Electronic Design Automation,68,圖2-25 新建文件對話框,返 回,EDA技術(shù),Electronic Design Automation,69,圖2-26 將文件添加到工程中,返 回,EDA技術(shù),Electronic Design Automation,70,圖2-27 圖形編輯界面,返 回,EDA技術(shù),Electronic Design Automation,71,圖2-28 BiaoJueQi 的原理圖,返 回,EDA技術(shù),Electronic Design Automation,72,圖2-29 Sym

40、bol 對話框,返 回,EDA技術(shù),Electronic Design Automation,73,圖2-30 選擇 and2 元件,返 回,EDA技術(shù),Electronic Design Automation,74,圖2-31 放置元件時的鼠標(biāo),返 回,EDA技術(shù),Electronic Design Automation,75,圖2-32 放置元件后,返 回,EDA技術(shù),Electronic Design Automation,76,圖2-33 復(fù)制元件符合,返 回,EDA技術(shù),Electronic Design Automation,77,圖2-34 粘貼元件,返 回,EDA技術(shù),Elec

41、tronic Design Automation,78,圖2-35 粘貼元件,返 回,EDA技術(shù),Electronic Design Automation,79,圖2-36 放置元件,返 回,EDA技術(shù),Electronic Design Automation,80,圖2-37 選擇、放置input元件,返 回,EDA技術(shù),Electronic Design Automation,81,圖2-38 選擇、放置input、output元件,返 回,EDA技術(shù),Electronic Design Automation,82,圖2-39 連接元件時的鼠標(biāo),返 回,EDA技術(shù),Electronic D

42、esign Automation,83,圖2-40 連接元件,返 回,EDA技術(shù),Electronic Design Automation,84,圖2-41 管腳屬性編輯對話框,返 回,EDA技術(shù),Electronic Design Automation,85,圖2-28 BiaoJueQi 的原理圖,返 回,EDA技術(shù),Electronic Design Automation,86,圖2-42 流程圖和原理圖輸入法編輯界而中的工具箱,返 回,EDA技術(shù),Electronic Design Automation,87,圖2-43 Start Compilation,返 回,EDA技術(shù),Elec

43、tronic Design Automation,88,圖2-44 編譯通過,返 回,EDA技術(shù),Electronic Design Automation,89,圖2-45 輸出信號對輸入信號的延遲時間的報告,返 回,EDA技術(shù),Electronic Design Automation,90,圖2-46 選擇 Vector Waveform File,返 回,EDA技術(shù),Electronic Design Automation,91,圖2-46 選擇 Vector Waveform File,返 回,EDA技術(shù),Electronic Design Automation,92,圖2-47 單擊鼠

44、標(biāo)右鍵,返 回,EDA技術(shù),Electronic Design Automation,93,圖2-31 放置元件時的鼠標(biāo),返 回,EDA技術(shù),Electronic Design Automation,94,圖2-48 選擇Insert Node or Bus 命令,返 回,EDA技術(shù),Electronic Design Automation,95,圖2-49 單擊Node Finder按鍵,返 回,EDA技術(shù),Electronic Design Automation,96,圖2-50 單擊List按鍵,返 回,EDA技術(shù),Electronic Design Automation,97,圖2-5

45、1 選擇需要的輸入輸出引腳,返 回,EDA技術(shù),Electronic Design Automation,98,圖2-52 選中需要的輸入輸出引腳,返 回,EDA技術(shù),Electronic Design Automation,99,圖2-53 波形編輯界面,返 回,EDA技術(shù),Electronic Design Automation,100,圖2-54 執(zhí)行Edit=End Time命令,返 回,EDA技術(shù),Electronic Design Automation,101,圖2-55 設(shè)置時間,返 回,EDA技術(shù),Electronic Design Automation,102,圖2-56 執(zhí)

46、行Edit=Grid Size命令,返 回,EDA技術(shù),Electronic Design Automation,103,圖2-57 設(shè)置時間單位,返 回,EDA技術(shù),Electronic Design Automation,104,圖2-58 調(diào)整波形區(qū)橫向比例,返 回,EDA技術(shù),Electronic Design Automation,105,圖2-59 選擇要設(shè)置的區(qū)域,返 回,EDA技術(shù),Electronic Design Automation,106,圖2-60 將該區(qū)域設(shè)置為高電平,返 回,EDA技術(shù),Electronic Design Automation,107,圖2-61 設(shè)置后的波形,返 回,EDA技術(shù),Electronic Design Automation,108,圖2-62 Start Simulation,返 回,EDA技術(shù),Electronic Design Automation,109,圖2-63 仿真結(jié)果,返 回,EDA技術(shù),Electronic Design Automation,110,圖2-64 生成元件符合,返 回,EDA技術(shù),Electronic Design Automation,111,圖2-65 BiaoJueQi元件符合,返 回,EDA技術(shù),Electronic Design Au