1、Multisim電路仿真 快速入門(mén),郭東亮 2010.5,之?dāng)?shù)字電子技術(shù),內(nèi)容,= 基礎(chǔ)篇 = 第1章 Multisim電路仿真軟件簡(jiǎn)介 第2章 仿真基礎(chǔ)（放置元件-電路圖編輯-仿真-報(bào)告） 第3章 仿真基礎(chǔ)（元器件庫(kù)、虛擬儀器） 第4章 仿真基礎(chǔ)（仿真分析方法）,= 應(yīng)用篇 = 第5章 應(yīng)用于電路分析 第6章 應(yīng)用于模擬電路 第7章 應(yīng)用于數(shù)字電路 第8章 應(yīng)用于單片機(jī)電路 第9章 FPGA/CPLD仿真 第10章 電子系統(tǒng)綜合設(shè)計(jì),內(nèi)容,= 基礎(chǔ)篇 = 第1章 Multisim電路仿真軟件簡(jiǎn)介 第2章 仿真基礎(chǔ)（放置元件-電路圖編輯-仿真-報(bào)告） 第3章 仿真基礎(chǔ)（元器件庫(kù)、虛擬儀器） 第

2、4章 仿真基礎(chǔ)（仿真分析方法）,= 應(yīng)用篇 = 第5章 應(yīng)用于電路分析 第6章 應(yīng)用于模擬電路 第7章 應(yīng)用于數(shù)字電路 第8章 應(yīng)用于單片機(jī)電路 第9章 FPGA/CPLD仿真 第10章 電子系統(tǒng)綜合設(shè)計(jì),第7章 Multisim應(yīng)用于數(shù)字電子技術(shù),7.1 相關(guān)虛擬儀器 7.2 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換 7.3 組合邏輯電路的分析與設(shè)計(jì) 7.4 常用組合電路性能測(cè)試與仿真分析 7.5 組合邏輯電路競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象檢測(cè)與消除 7.6 觸發(fā)器電路仿真分析 7.7 時(shí)序電路設(shè)計(jì)與仿真分析 7.8 555定時(shí)器設(shè)計(jì)與仿真分析 7.9 模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析,7.1 相關(guān)虛擬儀器,7.1.1 字信號(hào)發(fā)

3、生器（Word Generator） 用于產(chǎn)生數(shù)字信號(hào)（最多32位），作為數(shù)字信號(hào)源,字信號(hào)編輯區(qū),高16位,低16位,數(shù)據(jù) 準(zhǔn)備端,觸發(fā)端,7.1 相關(guān)虛擬儀器,字信號(hào)編輯區(qū)：按順序顯示待輸出的數(shù)字信號(hào)，可直接編輯修改 Controls選擇區(qū)域：數(shù)字信號(hào)輸出控制 Cycle：從起始地址開(kāi)始循環(huán)輸出，數(shù)量由Settings對(duì)話(huà)框設(shè)定 Burst：輸出從起始地址開(kāi)始至終了地址的全部數(shù)字信號(hào) Step：?jiǎn)尾捷敵鰯?shù)字信號(hào) Set按鈕：設(shè)置數(shù)字信號(hào)類(lèi)型和數(shù)量 Display選擇：十六進(jìn)制、十進(jìn)制、二進(jìn)制、ASCII碼 Trigger選擇：內(nèi)觸發(fā)、外觸發(fā)、上升沿、下降沿 Frequency：輸出數(shù)字信號(hào)

4、的頻率,7.1 相關(guān)虛擬儀器,Set：設(shè)置數(shù)字信號(hào)類(lèi)型和數(shù)量 Pre-set Patterns: 不改變字信號(hào)編輯區(qū)的數(shù)字信號(hào) 載入數(shù)字信號(hào)文件*.dp 存儲(chǔ)數(shù)字信號(hào) 將字信號(hào)編輯區(qū)的數(shù)字信號(hào)清零 數(shù)字信號(hào)從初始地址至終了地址輸出 數(shù)字信號(hào)從終了地址至初始地址輸出 數(shù)字信號(hào)按右移方式輸出 數(shù)字信號(hào)按左移方式輸出,數(shù)字信號(hào)的數(shù)量,Initial Pattern:設(shè)置數(shù)字信號(hào)初始值，只在Shift Right、Shift Left選項(xiàng)起作用。,7.1 相關(guān)虛擬儀器,應(yīng)用：字信號(hào)發(fā)生器XWG1、TTL元器件庫(kù)中選擇74LS138、邏輯分析儀XLA1，創(chuàng)建字信號(hào)發(fā)生器應(yīng)用電路。,7.1 相關(guān)虛擬儀器,

5、字信號(hào)發(fā)生器XWG1設(shè)置為循環(huán)輸出三位二進(jìn)制代碼000111。,單擊運(yùn)行按鈕，雙擊邏輯分析儀，測(cè)量結(jié)果如圖所示。,7.1 相關(guān)虛擬儀器,7.1.2 邏輯分析儀（Logic Analyzer） 用于同步記錄和顯示16位數(shù)字信號(hào)，可用于對(duì)數(shù)字信號(hào)的高速采集和時(shí)序分析,接輸入信號(hào),觸發(fā)控制端時(shí)鐘控制端接外部時(shí)鐘,7.1 相關(guān)虛擬儀器,操作界面： 左側(cè)16個(gè)小圓圈代表16個(gè)輸入端，若接有被測(cè)信號(hào)，則出現(xiàn)黑圓點(diǎn) 左側(cè)第1區(qū): Stop: 停止仿真 Reset：復(fù)位并清除顯示波形 Reverse：改變屏幕背景顏色 左側(cè)第2區(qū): T1、T2：讀書(shū)指針1和2離開(kāi)掃描線零點(diǎn)的時(shí)間 T2-T1：兩讀書(shū)指針之間的時(shí)

6、間差,Clock/Div: 顯示屏上每個(gè)水平刻度現(xiàn)實(shí)的時(shí)鐘脈沖數(shù) Set按鈕: 設(shè)置時(shí)鐘脈沖,7.1 相關(guān)虛擬儀器,單擊Set，彈出Clock setup,Clock Source：選擇外/內(nèi)時(shí)鐘 Clock Rate：時(shí)鐘頻率 Sampling Setting：取樣方式 Pre-trigger Samples：前沿觸發(fā)取樣數(shù) Post-trigger Samples：后沿觸發(fā)取樣數(shù) Threshold Volt.：閾值電壓,7.1 相關(guān)虛擬儀器,Trigger區(qū)：設(shè)置觸發(fā)方式，單擊Set按鈕,Trigger Clock Edge：觸發(fā)方式 Positive上升沿、Negative下降沿、Bo

7、th升降沿觸發(fā) Trigger Qualifier：觸發(fā)限定字（0、1、x(0、1皆可)） Trigger Patterns：觸發(fā)樣本，可設(shè)置樣本A、B、C Trigger Combinations：選擇組合的觸發(fā)樣本,7.1 相關(guān)虛擬儀器,7.1.3 邏輯轉(zhuǎn)換儀（Logic Converter） 實(shí)現(xiàn)數(shù)字電路各種表示方法的相互轉(zhuǎn)換、邏輯函數(shù)化簡(jiǎn)，實(shí)際數(shù)字儀器中無(wú)邏輯轉(zhuǎn)換儀設(shè)備。,數(shù)字電路輸入,數(shù)字電路輸出,7.1 相關(guān)虛擬儀器,變量（A、B、C、D、E、F、G、H） 真值表 函數(shù)表達(dá)式顯示文本框 轉(zhuǎn)換選擇區(qū),邏輯圖轉(zhuǎn)換為真值表 真值表轉(zhuǎn)換為最小項(xiàng)之和 真值表轉(zhuǎn)換為最簡(jiǎn)與或表達(dá)式 表達(dá)式轉(zhuǎn)換為

8、真值表 表達(dá)式轉(zhuǎn)換為邏輯圖 表達(dá)式轉(zhuǎn)換為與非-與非形式的邏輯圖,7.1 相關(guān)虛擬儀器,邏輯轉(zhuǎn)換儀應(yīng)用示例： 選擇3個(gè)輸入變量A、B、C 初始函數(shù)值為“？”，單擊改為0、1或X,7.1 相關(guān)虛擬儀器,函數(shù)值設(shè)置,轉(zhuǎn)換為布爾表達(dá)式,7.1 相關(guān)虛擬儀器,表達(dá)式轉(zhuǎn)換為邏輯圖,最簡(jiǎn)表達(dá)式轉(zhuǎn)換為邏輯圖,7.2 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換,7.2.1 邏輯函數(shù)的化簡(jiǎn) 利用邏輯轉(zhuǎn)換儀（Logic Converter）：化簡(jiǎn)邏輯函數(shù)，得到最小項(xiàng)表達(dá)式或最簡(jiǎn)表達(dá)式。,例：將邏輯函數(shù)Y(A,B,C,D,E)=m(2,9,15,19,20,23,24,25,27,28)+d(5,6,16,31) 化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式。,

9、調(diào)用邏輯轉(zhuǎn)換儀，選擇變量列真值表； 用鼠標(biāo)選擇函數(shù)值： 1：表達(dá)式中存在的最小項(xiàng) 0：表達(dá)式中不存在的最小項(xiàng) X：表達(dá)式中的無(wú)關(guān)項(xiàng),7.2 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換,轉(zhuǎn)換為最簡(jiǎn)與或表達(dá)式，“”表示反變量,7.2 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換,例：創(chuàng)建數(shù)字電路（TTL74系列門(mén)電路），將輸入輸出端連接到邏輯轉(zhuǎn)換儀。,7.2 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換,由邏輯圖得到真值表,7.2 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換,由真值表得到最小項(xiàng)表達(dá)式,7.2 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換,由真值表得到最簡(jiǎn)表達(dá)式,7.2 邏輯函數(shù)的化簡(jiǎn)及轉(zhuǎn)換,得到與非形式的邏輯圖,7.3 組合邏輯電路的分析與設(shè)計(jì),數(shù)字邏輯電路按是否有記憶能力分為組合邏輯電路和時(shí)序

10、邏輯電路兩大類(lèi) 組合邏輯電路沒(méi)有記憶能力，其輸出僅取決于當(dāng)前時(shí)刻的輸入，與電路的歷史狀態(tài)無(wú)關(guān) 組合邏輯電路的分析：由邏輯電路圖分析其功能 傳統(tǒng)分析方法：表達(dá)式-最簡(jiǎn)表達(dá)式-真值表-分析功能 Multisim中是利用邏輯轉(zhuǎn)換儀進(jìn)行分析,7.3 組合邏輯電路的分析與設(shè)計(jì),7.3.1 組合邏輯電路分析 舉例：創(chuàng)建邏輯電路，邏輯轉(zhuǎn)換儀XLC1接入。,7.3 組合邏輯電路的分析與設(shè)計(jì),分析真值表和最簡(jiǎn)表達(dá)式,7.3 組合邏輯電路的分析與設(shè)計(jì),同理，將Y2接入XLC1,結(jié)合Y1、Y2的表達(dá)式及真值表，可知該電路為一位全加器電路。Y1為全加器的和，Y2為全加器產(chǎn)生的進(jìn)位。,7.3 組合邏輯電路的分析與設(shè)計(jì),

11、7.3.2 組合邏輯電路設(shè)計(jì) 根據(jù)給定設(shè)計(jì)要求，設(shè)計(jì)出邏輯電路，目標(biāo)是以最少的元器件構(gòu)建滿(mǎn)足功能要求的邏輯電路 傳統(tǒng)設(shè)計(jì)（人工設(shè)計(jì)）步驟： （1）分析題意，將文字?jǐn)⑹龀橄鬄檫壿嬅枋?，定義輸入輸出邏輯變量 （2）根據(jù)邏輯功能要求列出真值表 （3）由真值表寫(xiě)出邏輯關(guān)系表達(dá)式，并化簡(jiǎn)為最簡(jiǎn)邏輯表達(dá)式 （4）按最簡(jiǎn)邏輯表達(dá)式構(gòu)建邏輯電路 基于Multisim設(shè)計(jì)組合邏輯電路過(guò)程大大簡(jiǎn)化，但思路與人工設(shè)計(jì)基本相同,7.3 組合邏輯電路的分析與設(shè)計(jì),例：設(shè)計(jì)一汽車(chē)告警系統(tǒng)，在以下情況下產(chǎn)生告警信號(hào)：?jiǎn)?dòng)開(kāi)關(guān)啟動(dòng)而車(chē)門(mén)未關(guān)；啟動(dòng)開(kāi)關(guān)啟動(dòng)而安全帶未系好；啟動(dòng)開(kāi)關(guān)啟動(dòng)而車(chē)門(mén)未關(guān)、安全帶也未系好。 設(shè)計(jì)： （1）

12、定義輸入輸出邏輯變量，文字?jǐn)⑹龀橄鬄檫壿嬅枋?輸入變量3個(gè)： 啟動(dòng)開(kāi)關(guān)（啟動(dòng)/未啟動(dòng)）、車(chē)門(mén)（關(guān)/未關(guān)）、安全帶（系好/未系好） 輸出變量1個(gè)：告警信號(hào)（產(chǎn)生/未產(chǎn)生） 用A、B、C、F表示這些變量，邏輯描述為：,7.3 組合邏輯電路的分析與設(shè)計(jì),A=1/0，啟動(dòng)開(kāi)關(guān) = 啟動(dòng)/未啟動(dòng) B=1/0，車(chē)門(mén) = 關(guān)/未關(guān) C=1/0，安全帶 =系好/未系好 F=1/0，告警信號(hào) = 產(chǎn)生/未產(chǎn)生 （2）根據(jù)邏輯功能要求列出真值表：,7.3 組合邏輯電路的分析與設(shè)計(jì),（3）由真值表寫(xiě)出邏輯關(guān)系表達(dá)式，并化簡(jiǎn)為最簡(jiǎn)邏輯表達(dá)式 調(diào)用邏輯轉(zhuǎn)換儀，輸入真值表，再得到最簡(jiǎn)表達(dá)式,7.3 組合邏輯電路的分析與設(shè)

13、計(jì),（4）按最簡(jiǎn)邏輯表達(dá)式構(gòu)建邏輯電路,7.4 常用組合電路性能測(cè)試與仿真分析,“一位全加器74LS183”性能測(cè)試 輸入輸出端子不多，采用開(kāi)關(guān)提供輸入信號(hào)，指示燈觀察輸出結(jié)果,注：D是SOP封裝的，N是DIP封裝,7.4 常用組合電路性能測(cè)試與仿真分析,“一位全加器74LS183”性能測(cè)試,A1=B1=CN1=0, S1=0,1CN1=0,A1=1, B1=CN1=0, S1=1,1CN1=0,7.4 常用組合電路性能測(cè)試與仿真分析,依此類(lèi)推，使ABC三個(gè)鍵按000、001、010111組合，運(yùn)行，觀測(cè)輸出結(jié)果，列寫(xiě)測(cè)試結(jié)果。,7.4 常用組合電路性能測(cè)試與仿真分析,輸入端A1、B1，前級(jí)進(jìn)

14、位端CN1 本位和S1、進(jìn)位端1CN1 借助邏輯分析儀可構(gòu)建真值表，轉(zhuǎn)換為表達(dá)式，得到本位和S1、進(jìn)位端1CN1的表達(dá)式 測(cè)試說(shuō)明： 待測(cè)試芯片輸入輸出引腳多時(shí)，輸入信號(hào)可用字信號(hào)發(fā)生器，輸出信號(hào)用邏輯分析儀或LED,7.4 常用組合電路性能測(cè)試與仿真分析,全加器仿真分析,兩個(gè)或兩個(gè)以上切換至上觸點(diǎn)（輸入1），指示燈X1亮。具有三人表決器的功能。,7.4 常用組合電路性能測(cè)試與仿真分析,編碼器的仿真分析 8線-3線編碼器：優(yōu)先編碼器74LS148 編碼器74LS148輸出為反碼，在其輸出端加反相器變成原碼輸出，輸出代碼用LED數(shù)碼管顯示,7.4 常用組合電路性能測(cè)試與仿真分析,編碼器的仿真分析

15、 編輯8個(gè)字信號(hào)（編碼器依次對(duì)D0,D1, D7進(jìn)行編碼）,7.4 常用組合電路性能測(cè)試與仿真分析,編碼器的仿真分析 運(yùn)行，編碼器輸出結(jié)果在LED數(shù)碼管顯示，依次顯示0，1，2，7。,7.4 常用組合電路性能測(cè)試與仿真分析,譯碼器的仿真分析 譯碼器是編碼器的反操作，將二進(jìn)制代碼譯成高低電平信號(hào)，包括二進(jìn)制譯碼器、二-十進(jìn)制譯碼器、顯示譯碼器。 以二進(jìn)制譯碼器74LS138（3線-8線譯碼器）為例。,7.4 常用組合電路性能測(cè)試與仿真分析,運(yùn)行，可見(jiàn)74LS138輸入代碼為0、1、2、7時(shí)，輸出端依次輸出低電平,7.5 組合邏輯電路競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象檢測(cè)與消除,組合邏輯電路中，門(mén)與門(mén)之間存在傳輸延時(shí)

16、及信號(hào)狀態(tài)變化速度不一致 信號(hào)傳輸過(guò)程中不同點(diǎn)處信號(hào)變化出現(xiàn)快慢的差異，這種快慢時(shí)差稱(chēng)為競(jìng)爭(zhēng) 競(jìng)爭(zhēng)的結(jié)果是電路的輸出可能出錯(cuò)，這種現(xiàn)象稱(chēng)為冒險(xiǎn) 有競(jìng)爭(zhēng)不一定有冒險(xiǎn) 出現(xiàn)冒險(xiǎn)一定存在競(jìng)爭(zhēng) 競(jìng)爭(zhēng)-冒險(xiǎn)出現(xiàn)的尖峰脈沖會(huì)使后級(jí)電路產(chǎn)生錯(cuò)誤動(dòng)作 電路設(shè)計(jì)時(shí)應(yīng)進(jìn)行競(jìng)爭(zhēng)-冒險(xiǎn)檢測(cè)并予以克服,7.5 組合邏輯電路競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象檢測(cè)與消除,門(mén)電路、脈沖源、示波器,GROUND是模擬地，包含數(shù)字地，可通用，但仿真算法復(fù)雜，慢；DGND是數(shù)字地，不兼容模擬地，但如果是純數(shù)字電路，用它仿真速度大大提高。,輸出應(yīng)保持高電平1不變，但仿真顯示在輸入信號(hào)的下降沿，電路有負(fù)的窄脈沖輸出，存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。,7.5 組合邏輯

17、電路競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象檢測(cè)與消除,接入濾波電容 引入選通脈沖 修改邏輯設(shè)計(jì)（增加冗余項(xiàng)） 例：用增加冗余項(xiàng)的方法消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。 原來(lái)的邏輯關(guān)系為Y=AB+AC 增加冗余項(xiàng)BC，Y=AB+AC+BC 在B=C=1時(shí)，無(wú)論A如何變，始終有Y=1，A狀態(tài)改變不會(huì)引起競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。,7.6 觸發(fā)器電路仿真分析,觸發(fā)器：具有記憶功能的存儲(chǔ)器件，是構(gòu)建時(shí)序邏輯電路的最基本單元。 觸發(fā)器（trigger）是個(gè)特殊的存儲(chǔ)過(guò)程，它的執(zhí)行不是由程序調(diào)用，也不是手工啟動(dòng)，而是由事件來(lái)觸發(fā) 種類(lèi)：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器 1. 基本觸發(fā)器 由兩個(gè)與非門(mén)交叉耦合構(gòu)成。,7.6 觸發(fā)器電路仿真分析,

18、D觸發(fā)器：時(shí)鐘類(lèi)觸發(fā)器。 功能：置位、復(fù)位。 在時(shí)鐘信號(hào)作用下，輸入端D的狀態(tài)（1或0），使輸出端置位或復(fù)位。 D觸發(fā)器邏輯符號(hào) D觸發(fā)器功能表,D觸發(fā)器邏輯符號(hào),7.6 觸發(fā)器電路仿真分析,D觸發(fā)器仿真,信號(hào)源：,7.6 觸發(fā)器電路仿真分析,JK觸發(fā)器 時(shí)鐘類(lèi)觸發(fā)器 功能：保持、置0、置1、翻轉(zhuǎn)。 在時(shí)鐘信號(hào)作用下，輸入端J、K的狀態(tài)（1或0），使輸出端保持、置位、復(fù)位、翻轉(zhuǎn)。 功能表 邏輯符號(hào),7.6 觸發(fā)器電路仿真分析,JK觸發(fā)器仿真,7.6 觸發(fā)器電路仿真分析,觸發(fā)器是構(gòu)建時(shí)序邏輯電路的基本組成部分 觸發(fā)器種類(lèi)多，但常用只有D觸發(fā)器、JK觸發(fā)器 用觸發(fā)器構(gòu)成的時(shí)序電路分析 構(gòu)建電路 時(shí)

19、鐘源 分段線性源 邏輯分析儀,7.7 時(shí)序電路設(shè)計(jì)與仿真分析,時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路（觸發(fā)器）組成，并在時(shí)鐘信號(hào)控制下工作。 常用時(shí)序電路有：寄存器、移位寄存器、計(jì)數(shù)器、順序脈沖發(fā)生器、序列信號(hào)發(fā)生器。 7.7.1 十進(jìn)制加減計(jì)數(shù)器74LS192 帶預(yù)置輸入的十進(jìn)制加減可逆計(jì)數(shù)器 【設(shè)計(jì)】用74LS192設(shè)計(jì)一個(gè)二十五進(jìn)制減計(jì)數(shù)器。,7.7 時(shí)序電路設(shè)計(jì)與仿真分析,7.7.2 雙向移位寄存器74LS194 4位雙向通用移位寄存器器 【設(shè)計(jì)】用74LS194設(shè)計(jì)一個(gè)流水燈電路。,7.7 時(shí)序電路設(shè)計(jì)與仿真分析,7.7.3 序列信號(hào)發(fā)生器電路設(shè)計(jì) 序列信號(hào)：串行數(shù)字信號(hào) 序列信號(hào)發(fā)生

20、器：能產(chǎn)生序列信號(hào)的電路 構(gòu)成方法：觸發(fā)器+門(mén)電路；計(jì)數(shù)器+數(shù)據(jù)選擇器 【設(shè)計(jì)】用計(jì)數(shù)器74LS161和數(shù)據(jù)選擇器74LS151設(shè)計(jì)一個(gè)8位序列信號(hào)（11101000）發(fā)生器。,7.8 555定時(shí)器設(shè)計(jì)與仿真分析,RST 復(fù)位，低電平有效 DIS 放電輸出，集電極開(kāi)路 THR 高觸發(fā)輸入端 TRI 低觸發(fā)輸入端 CON 電壓控制輸入端 OUT 輸出端,7.8 555定時(shí)器設(shè)計(jì)與仿真分析,555定時(shí)器構(gòu)建施密特觸發(fā)器（施密特反相器）,直流偏置電壓設(shè)為2.5V,7.8 555定時(shí)器設(shè)計(jì)與仿真分析,555定時(shí)器構(gòu)建單穩(wěn)態(tài)觸發(fā)器,7.9 模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析,ADC和DAC已經(jīng)成為計(jì)算機(jī)系統(tǒng)不可缺少的接口電路。 7.9.1 ADC構(gòu)成及仿真分析 ADC：將模擬信號(hào)轉(zhuǎn)為一組相應(yīng)二進(jìn)制數(shù)碼。 ADC種類(lèi)很多： 直接型 間接型 【例】8位ADC仿真 Place/Mixed/ADC_DAC/ADC,7.9 模-數(shù)和數(shù)-模轉(zhuǎn)換器的仿真分析,選取8位ADC,7.9 模-數(shù)和數(shù)-模轉(zhuǎn)換器