1、第三章 組合邏輯電路,3.1 概述,3.2 組合邏輯電路的分析和設(shè)計,3.3 若干常用的組合邏輯電路,3.4 組合電路中的競爭冒險現(xiàn)象,3-1 概述,電路特點,功能特點,任意時刻的輸出信號只與此時刻的輸入信號有關(guān)，而與信號作用前電路的輸出狀態(tài)無關(guān),不包含有記憶功能的單元電路，也沒有反饋電路。,組合邏輯電路的特點,數(shù)字電路,組合邏輯電路,時序邏輯電路,3-2 組合邏輯電路的分析和設(shè)計,3.2.1 組合邏輯電路的分析,已知組合邏輯電路,寫輸出邏輯表達式,化簡,分析其功能,填真值表,分析其功能,一、分析方法,Y,A,B,二、舉例,組合邏輯電路如圖，試分析其邏輯功能。,解 ：1 ) 、根據(jù)邏輯圖寫輸出

2、邏輯表達式并化簡,B,A,Y,+,=,=,2）、根據(jù)邏輯表達式列真值表,0 1 1 0,3）、由真值表分析邏輯功能,當AB相同時，輸出為0,當AB相異時，輸出為1,異或功能。,習題：組合邏輯電路如圖，試分析其邏輯功能。,3.2.2 組合邏輯電路的設(shè)計,試設(shè)計一個三人多數(shù)表決電路， 要求提案通過時輸出為1，否則為0。,一、設(shè)計方法（用基本門設(shè)計電路）,二、 舉例,1、列真值表,解：,2、填卡諾圖,化簡邏輯函數(shù),0,0,0,1,0,1,1,1,1,1,1,0,0,0,0,1,BC,A,Y,用與非門設(shè)計邏輯電路,根據(jù)功能要求,填卡諾圖化簡邏輯函數(shù),列真值表,寫最簡與或式,用多種基本門設(shè)計邏輯電路,變

3、為與非與非式,3、 輸出函數(shù)式,4、用與門、或門設(shè)計電路,5、用與非門設(shè)計電路,思考： 若只用二輸入與非門設(shè)計電路，如何畫邏輯圖？,Y=AB+BC+AC,提示：,的形式畫邏輯圖。,A,B,C,Y,將函數(shù)式化為,【例2】火災(zāi)報警系統(tǒng)，有三種探測器：煙感、溫感和光感。為防止誤報，規(guī)定只有兩種或兩種以上發(fā)出報警才確認，并啟動聲光報警設(shè)備。（用與非門實現(xiàn)）,解： 1、根據(jù)題意設(shè)邏輯變量并賦值 設(shè)探頭為輸入，分別用A、B、C代表煙感、溫感和光感三種探頭。取值為 1=報警 ， 0=無報警。設(shè)報警器輸出為 F ： 1=啟動設(shè)備 0=關(guān)閉設(shè)備。 2、 列出真值表,3、寫出邏輯表達式 F = ABC + ABC

4、 + ABC + ABC 4、化簡表達式 F = AB + AC + BC,5、變換邏輯式 因為指定用與非門實現(xiàn)， 所以要對表達式進行變換。,6、畫出電路圖,注：如果現(xiàn)在要求用或非門來實現(xiàn)的話，應(yīng)該怎么變換？ 提示：可以寫或與式，再兩次求反，用或非門實現(xiàn)。,例：用與非門設(shè)計一個判別電路，判別8421碼的十進制的值=5 。,解,由此可列出要設(shè)計的電路的真值表：,利用任意項的邏輯設(shè)計 ：,由真值表列出的F的邏輯表達式：F=（5，6，7，8，9）+（10，11，12，13，14，15） 式中部分是任意項，可根據(jù)化簡的需要引入其中的若干項，使邏輯表達式為最簡。利用卡諾圖化簡，可得化簡結(jié)果如下：,可得化

5、簡結(jié)果如下： F=BD+BC+A表達式要求用與非門實現(xiàn)，電路圖如下：,3-3 若干常用的組合邏輯電路,3-3-1 編碼器,邏輯功能：把輸入的每一個高低電平變成對應(yīng)的二進制代碼。,一、普通編碼器,特點：任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。,1、真值表,3、輸出函數(shù)式,Y1 Y0,1,1,0,0,X,X,X,X,X,X,X,X,X,X,X,X,1,0,1,0,X,X,X,X,X,X,X,X,X,X,X,X,0 1 1 1,1 0 1 1,1 1 0 1,1 1 1 0,1 1,1 0,0 1,0 0,2 、卡諾圖,以兩位二進制 編碼器為例：,5、邏輯符號,由邏輯符號知電路的特點：

6、0編碼有效，輸出兩位二進制原碼。,4 、 邏輯圖,2）若電路符號如右,表示電路特點為：,6、說明,0編碼有效， 輸出兩位二進制反碼。,二、優(yōu)先編碼器（以2位二進制編碼器為例）,特點：允許輸入端同時有多個編碼信號，但，電路只對優(yōu)先權(quán)較高的一個進行編碼。,2. 輸出函數(shù)式,1、真值表,0 0 0 0,0 0 0 0,0 0 0 0,1 1,1,X,0 0 0 0,0 0 0 0,1 1 1 1,0 0,1,X,0,X X X,1,0,X X,1,1,0,X,1,1,1,0,0 0,0 1,1 0,1 1,輸出反碼。,要求：,3 、邏輯符號,4 、功能表,1,X X X X,1,0,0,1 1 1

7、1,0,1,0,有“0”,反碼輸出,附加的功能端有：,0 1 1 1 0,1 X X X X 1 1 1 1,0 1 1 1 1 1 1 0 1,0 0 X X X,0 1 0 X X,0 1 1 0 X,0 0 1 0,0 1 1 0,1 0 1 0,1 1 1 0,1 1,1 1,1,1,注 意,1、連線圖,（1）片工作時：,（2）片不工作,（1）片輸入全1不工作時：,（2）片工作,可編出 111、110、101、100,可編出 011、010、001、000,2、工作原理,此時，,此時，,Z2=1,Z2=0,四、常用集成編碼器,1、74LS148,2、74LS147,二十進制優(yōu)先編碼器,

8、0編碼有效,輸出8421BCD反碼,10線4線（實為9線4線）,沒有 I0 端(去掉了隱含端）:,8線3線優(yōu)先編碼器,0編碼有效,輸出3位二進制反碼,74LS148,74LS147,3-3-2 譯碼器,邏輯功能：將輸入的每個代碼分別譯成高電平（或低電平）。,一、 二進制譯碼器,1） 真值表,3） 邏輯圖,Y3=A1A0=m3,常用有：二進制譯碼器 、二 十進制譯碼器 、 顯示譯碼器,輸入,輸 出,A1 A0,Y3 Y2 Y1 Y0,1 0,0 0,1 1,0 1,0 0 0 1,0 1 0 0,0 0 1 0,1 0 0 0,1、2位二進制譯碼器,2） 輸出表達式,A1,A0,4）邏輯符號(2

9、線4線譯碼器),輸出0有效的2線4線譯碼器可用與非門構(gòu)成，,輸出1有效,5）常用集成2線4線譯碼器,74LS139： 雙2線4線譯碼器,輸出0有效,74LS139,輸出邏輯表達式,2、三位二進制譯碼器（邏輯圖如圖3.3.8所示）,三位二進制譯碼器即3線8線譯碼器，常用3線8線譯碼器有74LS138,邏輯符號（輸出0有效）：,3、綜合,1）同理,四位二進制譯碼器為4線16線譯碼器,2）二進制譯碼器就是n線2n線譯碼器， 即，n變量全部最小項的譯碼器。,它能將三位二進制數(shù)的每個代碼分別譯成低電平。,74LS138,譯碼器禁止時，所有輸出端都輸出無效電平,（高電平）。,4、譯碼器的功能擴展,1）題意

10、3線8線譯碼器的真值表,2）連線圖之一,輸 入,輸 出,0 0 0,D2 D1 D0,DO,D1,D2,（1）,（2）,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,二、二十進制譯碼器,（以8421BCD碼的譯碼器為例）,2、結(jié)構(gòu)：4線10線，沒有片選端。,3、常用集成8421BCD碼譯碼器有74LS42，,三、顯示譯碼器,1、七段字符顯示器（七段數(shù)碼管）,由七個發(fā)光二極管組成的數(shù)碼顯示器叫做LED數(shù)碼管，或LED七段顯示器，可以顯示十進制數(shù)。,3）連線圖之二,1、功能：能將8421BCD碼譯成對應(yīng)的高、低電平。,D2,D1,D0,1,D2 = 0 時，(

11、1)片工作; D2 = 1 時，(2)片工作.,輸入端可如圖連線：,如果譯碼器的片選端有多個,（圖略）,等效電路：,共陽極，需0驅(qū)動,共陰極，需1驅(qū)動,2、 BCD碼七段顯示譯碼器,為了使七段數(shù)碼管顯示BCD代碼所表示的十進制數(shù)，必須使用顯示譯碼器，將BCD代碼譯成數(shù)碼管所需的驅(qū)動信號。,常用可以驅(qū)動共陰極LED數(shù)碼管的顯示譯碼器有74LS248等。,LED數(shù)碼管外形圖,h,a,g,d,b,c,e,f,74LS248,+U,a,b,c,d,e,f,g,a,b,c,d,e,f,g,譯碼器的應(yīng)用-用譯碼器產(chǎn)生任意邏輯函數(shù),n線2n線的譯碼器，可產(chǎn)生不多于n個變量的任意邏輯函數(shù)。,1）方法步驟,2）

12、注意,控制端的條件要滿足。,函數(shù)變量的權(quán)位應(yīng)與所用譯碼器輸入代碼的權(quán)位相對應(yīng)；,所用譯碼器輸出1有效時，輸出端應(yīng)附加或門；,把原函數(shù)化為最小項之和形式；,根據(jù)函數(shù)的變量數(shù) n ， 確定用n線2n線譯碼器；,所用譯碼器輸出0有效時，輸出端應(yīng)附加與非門。,假設(shè)用圖示輸出1有效的 3線8線譯碼器產(chǎn)生此函數(shù)，,則應(yīng)將Z式變?yōu)槿缦滦问剑?如果用輸出0有效的3線8線譯碼器74LS138產(chǎn)生此函數(shù)，,解：,Z,A,B,C,1,譯碼器輸出端附加或門即可。,則應(yīng)將Z式變?yōu)槿缦滦问剑?譯碼器輸出端附加與非門即可。,=m0+m6+m7,Y0+Y6+Y7,Z=m0+m6+m7,Z=m0+m6+m7,Z,A,B,C,1

13、,例2：用3-8線譯碼器74LS138和少量門電路設(shè)計一個三人多數(shù)表決機。當有兩人或兩人以上表示同意，則表示方案通過，否則為不通過。 要求：1、列出真值表（輸入用A、B、C表示）。 2、寫出輸出邏輯函數(shù)式（輸出用Y表示）。 3、畫出邏輯電路圖。,3-3-3 數(shù)據(jù)選擇器,地址碼,二、輸出表達式,三、邏輯電路圖,D2,0 0,0 1,1 0,1 1,D0,D1,D3,數(shù)據(jù)選擇器的功能是從一組數(shù)據(jù)中選擇某個數(shù)據(jù)輸出,一、真值表,1,Y,&,A1,A0,D3,D2,D1,D0,（以四選一數(shù)據(jù)選擇器為例）,四、邏輯符號（附加控制端）,Y=,D0,D1,D2,+A1A0,D3,八選一數(shù)據(jù)選擇器有三位地址碼

14、A2A1A0 可在八位數(shù)據(jù)D7 D0選擇某一位。（圖略）,五、 數(shù)據(jù)選擇器功能的擴展,例： 試用一片雙四選一數(shù)據(jù)選擇器74LS153 組成一個八選一數(shù)據(jù)選擇器。,解：連接線路如圖,A2,Y,常用集成四選一數(shù)據(jù)選擇器有74LS153，內(nèi)含雙四選一電路。,當A2=0時，(1)部分電路工作，,可在D0 D3 種選擇某個數(shù)據(jù)；,（1）,（2）,A1,A0,D7,D6,D5,D4,D3,D2,D1,D0,可在D4 D7中選擇某個數(shù)據(jù)。,當A2=1時，(2)部分電路工作，,六、數(shù)據(jù)選擇器的應(yīng)用,具有n位地址碼的數(shù)據(jù)選擇器，可以產(chǎn)生不多于n+1個變量的任意邏輯函數(shù)。,解：四選一數(shù)據(jù)選擇器的輸出表達式為：,將

15、 Z 式寫成與 Y 式完全對應(yīng)的形式：,對照 Z 式與 Y 式知，只要令：,Z =,根據(jù)替代關(guān)系連接線路,0,C,+ AB,1,A,B,C,1,Z,A1=A，,A0=B，,D1=0，,D2=C，,D3=1,數(shù)據(jù)選擇器的輸出函數(shù)就是 Z 式所表示的邏輯函數(shù),例題：試用4選1數(shù)據(jù)選擇器（邏輯框圖如圖3所示）設(shè)計一個三變量判奇電路。當三變量A、B、C中有奇數(shù)個1時，輸出Z=1，否則為0。 要求：將A、B作為地址變量，且A的權(quán)位高。 1、列真值表；2、寫輸出函數(shù)式；3、找出替代關(guān)系；4、畫出連線圖。,3-3-4 加法器,加法器是構(gòu)成計算機中算術(shù)運算電路的基本單元。,一、1位加法器,1、1位半加器,真值

16、表,輸出邏輯表達式,邏輯圖,CO=AB,0 0,0 1,1 0,1 1,0,0,1,0,1,0,0,1,A B,S,CO,邏輯符號,A,B,S,CO,只能將兩個1位二進制數(shù)相加，,不能將低位的進位信號納入計算的加法器稱為1位半加器。,輸 入,輸 出,2、1位全加器,能將低位的進位信號納入計算的加法器稱為全加器,二、多位加法器,兩個多位數(shù)相加時每一位都可能出現(xiàn)進位信號，因此，必須使用全加器。,1、串行進位加法器,輸入,輸出,A B CI,CO S,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1位全加器真值表,1位全加器輸出表達式：,邏輯圖（略）

17、,邏輯符號：,0,0,1,0,1,0,0,1,1,0,0,1,0,1,1,1,S,例1： 用一片74LS138實現(xiàn) 1位全加器的邏輯功能,連接線路如圖。,例2： 用1片74LS139實現(xiàn) 1位全加器的邏輯功能。,先將雙2線4線連接成3線8線 譯碼器，再產(chǎn)生題示邏輯功能。,已知1位全加器的邏輯表達式為,1,A,B,CI,CO,A,B,CI,S,CO,4位串行進位加法器：,1,0,0,1,1,1,0,1,1,1,1,例如做14+7的運算：,=（10101）2 = 16+4+1 =（21）10,0,1,1,1,0,(1110)2+(0111)2,0,A3,B3,A2,B2,A1,A0,B1,B0,所

18、謂串行，即最末級的進位輸出加到倒數(shù)第二級的進位輸入端，以此類推，下一級的進位輸出端一次接到上一級的進位輸入端，每一位的相加結(jié)果都必須等到低一位的進位產(chǎn)生之后才能建立起來。因此這種結(jié)構(gòu)的電路稱為串行進位加法器。,2、超前進位加法器,串行進位運算速度慢，用超前進位法可提高運算速度。,不片接時,芯片74LS283的CI 端應(yīng)接低電平.,常用4位超前進位加法器有74LS283等。,74LS283,問題：用兩片74LS283 組成8位二進制數(shù)加法時CI 端應(yīng) 該如何處理？,三、加法器的應(yīng)用,加法器常用來進行代碼轉(zhuǎn)換,用一片74LS83把8421BCD碼轉(zhuǎn)換成余3碼。,解：余3碼 = 8421BCD + 0011,余 3 碼,8421BCD碼,所以：如圖連接即可。,0 0 1 1 修正值,例1：,思考：如何實現(xiàn)從余三碼到8421BCD碼的轉(zhuǎn)換？,3-3-5 數(shù)值比較器,1,0,0,A B,Y,(AB),Y,(A=B),Y,(AB),0 0,一、1位數(shù)值比較器,1、真值表,2、輸出邏輯表達式,二、多位數(shù)值比較器,常用多位數(shù)值比較器有74LS85，它能進行兩個4位二進制數(shù)的比較。,電路結(jié)構(gòu)不同，擴展端的用法就可能不