1、實驗 5 CMI 編碼器設(shè)計一、 預備知識1. 預習 Altera 公司quartus 軟件的使用方法。2. 預習 FPGA 的基本編程技術(shù)。3. 復習通信原理中關(guān)于 CMI 編碼部分的知識。二、 實驗目的1. 掌握 FPGA 中實現(xiàn)CMI 編碼的方法。三、 實驗儀器1LTE-TX-02E 型通信原理實驗箱 一臺2計算機（帶quartus II 開發(fā)環(huán)境） 一臺3JTAG 下載電纜 一根46 號板 一塊58 號板 一塊6信號源板 一塊7示波器一臺四、 實驗原理CMI 編碼規(guī)則見如下表所示：輸入碼字 編碼結(jié)果0 011 00/11 交替表示在CMI 編碼中，輸入碼字0 直接輸出01 碼型，較為簡

2、單。對于輸入為1 的碼字，其輸出不僅與當前碼字有關(guān)，還與前一個“1”碼的輸出有關(guān)，輸出存在兩種結(jié)果00 或11 碼，交替出現(xiàn)。在同步情況下，輸出只對應(yīng)三種有效碼型，10 碼型無效，因此可以根據(jù)這個特點進行檢錯。同時，編碼后的速率增加一倍。五、 設(shè)計要求與方法1. 設(shè)計要求從信號源接 8K 的PN 序列和8K 時鐘到8 號板，對8 號板的FPGA 進行編程完成PN 序列的CMI 編碼。在程序中定義的端口是：輸入：CLK_ENCODE ： 時鐘輸入端，由信號源CLK1 引入8k 的時鐘信號。RST ： 復位信號，高電平有效。NRZ_IN ： NRZ 碼信號輸入。輸出：CMI_OUT ： CMI 編

3、碼輸出。說明：CLK_ENCODE ： 8 號板的FPGA 的16 腳，插座的名稱為“CLK”。RST ： 8 號板FPGA 39 腳，復位信號，S2 pn1 往上撥時，復位信號有效。NRZ_IN ： 8 號板的FPGA 的10 腳，插座的名稱為“COMRXA”。CMI_OUT ： 8 號板的FPGA 的77 腳，插座的名稱為“PCMOUTB”。2. 設(shè)計方法首先將輸入數(shù)據(jù)依據(jù)編碼要求編成相應(yīng)碼字，0 碼編成“01”，1 碼交替成“00”或“11”，然后在原時鐘上升沿和下降沿分別取高位和低位進行并串轉(zhuǎn)換輸出，就達到倍頻輸出的目的。六、 實驗步驟1. 在 quartus 中新建或打開工程文件CM

4、I_ENCODE.qpf。注意，工程設(shè)置不要隨便改動，特別是管腳定義、器件定義，否則會損壞器件。2. 在 CMI_ENCODE.V 中添加代碼。然后，編譯仿真后。經(jīng)檢查后方可下載（確認管腳分配正常）。3. 關(guān)電，用信號連接導線按如下方式連線：源插座 目的插座CLK1（信號源板） CLK（8 號板）PN（信號源板） COMRXA（8 號板）4. 將信號源的撥碼開關(guān) S4 撥位“1100”。5. 將 JTAG 下載電纜與8 號板的J601（JTAG 下載）連接，注意連接方向。6. 開電，將程序下載至 FPGA 中。7. 用示波器觀察 8 號板上測試點PCMOUTB 和信號源的測試點PN 看CMI

5、編碼信號是否正確。8. 實驗完成后復原 LTE-TX-02E 實驗箱。實驗 6 CMI 譯碼器設(shè)計一、 預備知識1. 預習 Altera 公司quartus 軟件的使用方法。2. 預習 FPGA 的基本編程技術(shù)。3. 復習通信原理中關(guān)于 CMI 譯碼部分的知識。二、 實驗目的1. 掌握 FPGA 中實現(xiàn)CMI 譯碼的方法。三、 實驗儀器1LTE-TX-02E 型通信原理實驗箱一臺2計算機（帶quartus II 開發(fā)環(huán)境） 一臺3JTAG 下載電纜一根46 號板 一塊58 號板一塊6信號源板一塊7示波器一臺四、 實驗原理CMI 編碼規(guī)則見如下表所示：輸入碼字 編碼結(jié)果0 011 00/11 交

6、替表示CMI 譯碼關(guān)鍵是要檢測出哪兩個碼元是一組。通過分析編碼規(guī)則可知，只要檢測到了下降沿，后面的信號即可進行分組譯碼。CMI 碼具有檢錯能力，這是因為1 碼用00 或11 表示，而0 碼用01 碼表示，因而在CMI 碼流中不存在10 碼，且無00 與11 碼組連續(xù)出現(xiàn)，這個特點可用于檢測CMI 的部分錯碼。在CMI 解碼端，存在兩種狀態(tài)，因而需進行同步。同步過程的設(shè)計可根據(jù)碼字的狀態(tài)進行：因為在輸入碼字中不存在10 碼型，如果出現(xiàn)10 碼，則必須調(diào)整同步狀態(tài)。五、 設(shè)計要求與方法1. 設(shè)計要求將 CMI 編碼實驗后的CMI 碼譯碼。在程序中定義的端口是：輸入：CLK_DECODE ： CMI

7、 譯碼時鐘。RST ： 復位信號，高電平有效。CMI_IN ： CMI 信號輸入。輸出：NRZ_OUT ： CMI 譯碼輸出。說明：CLK_DECODE ： 8 號板的FPGA 的16 腳，插座的名稱為“CLK”。RST ： 8 號板FPGA 39 腳，復位信號，S2 pn1 往上撥時，復位信號有效。CMI_IN ： 8 號板的FPGA 的10 腳，插座的名稱為“COMRXA”。NRZ_OUT ： 8 號板的FPGA 的75 腳，插座的名稱為“串口時鐘”。2. 設(shè)計方法CMI 譯碼電路由串并變換器、譯碼器、同步檢測器、扣脈沖電路等電路組成。1)首先將輸入原始時鐘分頻，譯碼速度降一倍；2)然后進

8、行串并轉(zhuǎn)換，將輸入的二倍編碼后的信號轉(zhuǎn)換成2bit 的信號用于譯碼；3)最后CMI 譯碼：將CMI 碼的高位與低位通過異或非門實現(xiàn)CMI 碼的譯碼，如果高位和低位相同就譯成1，如果不同就譯成0。六、 實驗步驟1. 在 quartus 中新建或打開工程文件CMI_DECODE.qpf。注意，工程設(shè)置不要隨便改動，特別是管腳定義、器件定義，否則會損壞器件。2. 在 CMI_DECODE.V 中添加代碼。然后，編譯仿真后。經(jīng)檢查后方可下載（確認管腳分配正常）。3. 關(guān)電，用信號連接導線按如下方式連線：源插座 目的插座CLK1（信號源板） BS（6 號板）PN（信號源板） NRZIN（6 號板）DOU

9、T1（6 號板） DIN（7 號板）BS（7 號板） CLK（8 號板）DOUT1（6 號板） COMRXA（8 號板）4. 將信號源的撥碼開關(guān) S4 撥位“1100”，將7 號板的S2 撥位“1000”，將6 號板的S1 撥位“”。5. 將 JTAG 下載電纜與8 號板的J601（JTAG 下載）連接，注意連接方向。6. 開電，將程序下載至 FPGA 中。7. 用示波器觀察 8 號板上測試點“串口時鐘”和信號源的測試點PN 看兩路信號是一樣。（有延時屬于正?，F(xiàn)象）8. 實驗完成后復原 LTE-TX-02E 實驗箱。實驗數(shù)據(jù)與結(jié)果：CMI 代碼：module cmi(clk,reset,dat

10、a,code_out,m_out);input clk,data; /定義輸入時鐘信號及初始信號datainput reset; /定義輸入清零端output 1:0 code_out; /編碼輸出2位二進制reg flag; /定義flag 作為取反信號 進行輸入為一譯碼為00 11的切換reg 1:0 code_out; /定義存儲類型 進行數(shù)據(jù)存儲output m_out;/譯碼輸出reg m_out;always (posedge clk or negedge reset)/當clk上升沿 或置零信號下降沿來臨執(zhí)行 begin if(!reset) /當清零為0 清零端有效編碼輸出置零

11、begin code_out=0; end else if (data=1) begin /數(shù)據(jù)為1執(zhí)行，假設(shè)此時flag為1，將00賦給編碼輸出 if (flag) begin code_out1=0; code_out0=0; flag=flag; /對flag取反 end/結(jié)束退出 else if (!flag) begin/當數(shù)據(jù)為1，flag等于0時輸入為1 編碼為11 code_out0=1; code_out1=1; flag=flag; end end else if(data=0) begin/當數(shù)據(jù)為0，將01賦給編碼輸出 code_out0=1; code_out1=0; endendalways(posedge clk )/譯碼 當clk上升沿到 有效，比編碼輸出延遲一個周期begin if (code_out=2b01)/當編碼輸出為01 ，譯碼輸出為0 m_out=1h0;else if(code_out=2b11)/當編碼輸出為00，譯碼輸出為1 m_ou