1、.,1,計(jì)算機(jī)組成原理,周寬久,第版,大連理工大學(xué) 軟件學(xué)院,.,2,計(jì)算機(jī)組成原理課程簡(jiǎn)介,.,3,計(jì)算機(jī)組成原理課程內(nèi)容,第一篇：概論 計(jì)算機(jī)系統(tǒng)的基本概念（2學(xué)時(shí)） 第二篇：計(jì)算機(jī)系統(tǒng)的硬件結(jié)構(gòu) 系統(tǒng)總線（2學(xué)時(shí)） 存儲(chǔ)器（6學(xué)時(shí)） 輸入輸出系統(tǒng)（6學(xué)時(shí)）,.,4,計(jì)算機(jī)組成原理課程內(nèi)容,第三篇：中央處理器(CPU) 計(jì)算機(jī)中數(shù)的表示和運(yùn)算方法（6學(xué)時(shí)） 指令系統(tǒng)及匯編程序設(shè)計(jì)（8學(xué)時(shí)） CPU 的結(jié)構(gòu)和功能（4學(xué)時(shí)）,.,5,計(jì)算機(jī)組成原理課程內(nèi)容,第四篇：控制單元（CU） 控制單元的功能（2學(xué)時(shí)） 控制單元的設(shè)計(jì)（2學(xué)時(shí)） 第五篇：擴(kuò)展 FPGA技術(shù)及Verilog編程（ 6學(xué)時(shí)）

2、并行程序設(shè)計(jì)（4學(xué)時(shí)）,.,6,課程考核方式,卷面 60分，實(shí)驗(yàn)30分，平時(shí)10分； 實(shí)驗(yàn)設(shè)置： （1）匯編實(shí)驗(yàn) 10分 （2）FPGA實(shí)驗(yàn) 10分 （3）OpenMP實(shí)驗(yàn) 10分,.,7,課程教材,計(jì)算機(jī)組成原理唐朔飛，高等教育出版社。,.,8,第章 計(jì)算機(jī)系統(tǒng)概論,第章 系統(tǒng)總線,第章 存儲(chǔ)器,第章 輸入輸出系統(tǒng),第章 計(jì)算機(jī)的運(yùn)算方法,第章 指令系統(tǒng),第章 CPU 的結(jié)構(gòu)和功能,第章 控制單元的功能,第10章 控制單元的設(shè)計(jì),第章 計(jì)算機(jī)的發(fā)展及應(yīng)用,.,9,第章 計(jì)算機(jī)系統(tǒng)概論,1.1 計(jì)算機(jī)系統(tǒng)簡(jiǎn)介,1.4 本書結(jié)構(gòu),1.3 計(jì)算機(jī)硬件的主要技術(shù)指標(biāo),1.2 計(jì)算機(jī)的基本組成,.,1

3、0,1.1 計(jì)算機(jī)系統(tǒng)簡(jiǎn)介,由具有各類特殊功能 的信息（程序）組成,1. 計(jì)算機(jī)系統(tǒng),計(jì)算機(jī)系統(tǒng),計(jì)算機(jī)的實(shí)體， 如主機(jī)、外設(shè)等,一、 計(jì)算機(jī)的軟硬件概念,.,11,按任務(wù)需要編制成的各種程序,用來(lái)管理整個(gè)計(jì)算機(jī)系統(tǒng),語(yǔ)言處理程序,操作系統(tǒng),服務(wù)性程序,數(shù)據(jù)庫(kù)管理系統(tǒng),網(wǎng)絡(luò)軟件,軟 件,1.1,.,12,計(jì)算機(jī),高級(jí)語(yǔ),言程序,目標(biāo),程序,翻譯,1.1,2. 計(jì)算機(jī)的解題過(guò)程,.,13,二、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu),高級(jí)語(yǔ)言,虛擬機(jī)器 M3,匯編語(yǔ)言,虛擬機(jī)器 M2,機(jī)器語(yǔ)言,實(shí)際機(jī)器 M1,微指令系統(tǒng),微程序機(jī)器 M0,1.1,.,14,用編譯程序翻譯 成匯編語(yǔ)言程序,用匯編程序翻譯 成機(jī)器語(yǔ)言

4、程序,用機(jī)器語(yǔ)言解釋操作系統(tǒng),用微指令解釋機(jī)器指令,由硬件直接執(zhí)行微指令,1.1,.,15,程序員所見(jiàn)到的計(jì)算機(jī)系統(tǒng)的屬性 概念性的結(jié)構(gòu)與功能特性,實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所體現(xiàn)的屬性,有無(wú)乘法指令,如何實(shí)現(xiàn)乘法指令,（指令系統(tǒng)、數(shù)據(jù)類型、尋址技術(shù)、I/O機(jī)理）,（具體指令的實(shí)現(xiàn)）,1.1,三、計(jì)算機(jī)體系結(jié)構(gòu)和計(jì)算機(jī)組成,.,16,1.2 計(jì)算機(jī)的基本組成,1. 計(jì)算機(jī)由五大部件組成,3. 指令和數(shù)據(jù)用二進(jìn)制表示,4. 指令由操作碼和地址碼組成,6. 以運(yùn)算器為中心,5. 存儲(chǔ)程序,一、馮諾依曼計(jì)算機(jī)的特點(diǎn),5. 存儲(chǔ)程序,.,17,算術(shù)運(yùn)算 邏輯運(yùn)算,存放數(shù)據(jù) 和程序,將信息轉(zhuǎn)換成機(jī) 器能識(shí)別的形

5、式,將結(jié)果轉(zhuǎn)換成 人們熟悉的形式,指揮程序 運(yùn)行,1.2,馮諾依曼計(jì)算機(jī)硬件框圖,.,18,1.2,馮諾依曼計(jì)算機(jī)硬件框圖,.,19,二、計(jì)算機(jī)硬件框圖,1.2,1. 以存儲(chǔ)器為中心的計(jì)算機(jī)硬件框圖,.,20,ALU,主存 輔存,CPU,主機(jī),I/O設(shè)備,硬件,CU,2.現(xiàn)代計(jì)算機(jī)硬件框圖,1.2,.,21,1.上機(jī)前的準(zhǔn)備,建立數(shù)學(xué)模型,編制解題程序,確定計(jì)算方法,程序 運(yùn)算的 全部步驟,指令 每 一個(gè)步驟,1.2,三、計(jì)算機(jī)的工作步驟,.,22,取x 至運(yùn)算器中,乘以x 在運(yùn)算器中,乘以a 在運(yùn)算器中,存ax2 在存儲(chǔ)器中,取b 至運(yùn)算器中,乘以x 在運(yùn)算器中,加ax2 在運(yùn)算器中,加c

6、在運(yùn)算器中,= (ax + b)x + c,取x 至運(yùn)算器中,乘以a 在運(yùn)算器中,加b 在運(yùn)算器中,乘以x 在運(yùn)算器中,加c 在運(yùn)算器中,計(jì)算 ax2 + bx + c,1.2,編程舉例,.,23,000001 0000001000,打印 ,停機(jī),取數(shù) ,存數(shù) ,加 ,乘 ,指令格式舉例,1.2,.,24,1.2,計(jì)算 ax2 + bx + c 程序清單,.,25,存儲(chǔ)體,大樓,存儲(chǔ)單元 存放一串二進(jìn)制代碼,存儲(chǔ)字 存儲(chǔ)單元中二進(jìn)制代碼的組合,存儲(chǔ)字長(zhǎng) 存儲(chǔ)單元中二進(jìn)制代碼的位數(shù),每個(gè)存儲(chǔ)單元賦予一個(gè)地址號(hào),按地址尋訪, 存儲(chǔ)單元, 存儲(chǔ)元件,（0/1）, 房間, 床位,（無(wú)人/ 有人）,(1

7、)存儲(chǔ)器的基本組成,1.2,2.計(jì)算機(jī)的解題過(guò)程,.,26,MAR,MDR,1.2,存儲(chǔ)器地址寄存器 反映存儲(chǔ)單元的個(gè)數(shù),存儲(chǔ)器數(shù)據(jù)寄存器 反映存儲(chǔ)字長(zhǎng),(1)存儲(chǔ)器的基本組成,.,27,(2)運(yùn)算器的基本組成及操作過(guò)程,1.2,被加數(shù),被減數(shù),被除數(shù),乘數(shù),商,加數(shù),減數(shù),被乘數(shù),除數(shù),加法,減法,乘法,除法,和,差,余數(shù),.,28, 加法操作過(guò)程,1.2,.,29,1.2, 減法操作過(guò)程,.,30,1.2, 乘法操作過(guò)程,.,31,1.2, 除法操作過(guò)程,.,32,取指令,分析指令,執(zhí)行指令,PC,IR,CU,取指,執(zhí)行,IR 存放當(dāng)前欲執(zhí)行的指令,訪存,訪存,完成 一條 指令,1.2,(

8、3)控制器的基本組成,.,33,以取數(shù)指令為例,(4)主機(jī)完成一條指令的過(guò)程,1.2,.,34,以存數(shù)指令為例,1.2,(4)主機(jī)完成一條指令的過(guò)程,.,35,(5) ax2 + bx + c 程序的運(yùn)行過(guò)程,將程序通過(guò)輸入設(shè)備送至計(jì)算機(jī),程序首地址,打印結(jié)果,分析指令,取指令,停機(jī),啟動(dòng)程序運(yùn)行,執(zhí)行指令,1.2,MAR,M,MDR,IR,PC,CU,OP(IR),Ad(IR),MAR,M,MDR,ACC,PC,.,36,1.3 計(jì)算機(jī)硬件的主要技術(shù)指標(biāo),1.機(jī)器字長(zhǎng),2.運(yùn)算速度,CPU 一次能處理數(shù)據(jù)的位數(shù) 與 CPU 中的 寄存器位數(shù) 有關(guān),主頻,Fi 第i種指令占全部操作的百分比數(shù)；

9、 Ti 為第i種指令的執(zhí)行時(shí)間,.,37,221 = 256 KB,3.存儲(chǔ)容量,主存容量,輔存容量,存儲(chǔ)單元個(gè)數(shù) 存儲(chǔ)字長(zhǎng),字節(jié)數(shù),字節(jié)數(shù) 80 GB,如 MAR MDR 容量,10 8,16 32,存放二進(jìn)制信息的總位數(shù),1.3,1 K 8位,64 K 32位,.,38,第篇 概論,1.4 本書結(jié)構(gòu),.,39,1.4 本書結(jié)構(gòu),第篇 計(jì)算機(jī)系統(tǒng)的硬件結(jié)構(gòu),.,40,1.4 本書結(jié)構(gòu),第篇 CPU,.,41,1.4 本書結(jié)構(gòu),第篇 CU,.,42,本章作業(yè),1、 1.9 下周交,.,43,第章 計(jì)算機(jī)的發(fā)展及應(yīng)用,2.3 計(jì)算機(jī)的展望,2.2 計(jì)算機(jī)的應(yīng)用,2.1 計(jì)算機(jī)的發(fā)展史,.,44,

10、2.1 計(jì)算機(jī)的發(fā)展史,一、計(jì)算機(jī)的產(chǎn)生和發(fā)展,1946年 美國(guó) ENIAC,1955年退役,用手工搬動(dòng)開(kāi)關(guān)和拔插電纜來(lái)編程,電子數(shù)字積分機(jī)和計(jì)算機(jī),.,45,世界上第一臺(tái)電子計(jì)算機(jī) ENIAC(1946),2.1,.,46,硬件技術(shù)對(duì)計(jì)算機(jī)更新?lián)Q代的影響,2.1,.,47,第一臺(tái)von Neumann 系統(tǒng)結(jié)構(gòu)的計(jì)算機(jī),2.1,EDVAC 電子離散變量計(jì)算機(jī)，首次提出了存儲(chǔ)程序的思想，即將程序和數(shù)據(jù)一起存放在存儲(chǔ)器中，使編程更加方便,.,48,IBM System360 小規(guī)模集成電路,2.1,.,49,2.1,1.IBM: BlueGene/L - eServer Blue Gene So

11、lution,212 992 個(gè) CPU 最大平均速度 478 200 GFLOPS,最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到 2007.11）,.,50,2.1,2.IBM: JUGENE - Blue Gene/P Solution,65 536個(gè) CPU 最大平均速度 167 300 GFLOPS,最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到 2007.11）,.,51,3.SGI: SGI Altix ICE 8200,2.1,14 336個(gè) CPU 最大平均速度 126 900 GFLOPS,最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到 2007.11）,.,52,2.1,4. HP : EKA - Cluster Platf

12、orm 3000 BL460c,14 240個(gè) CPU 最大平均速度 117 900 GFLOPS,最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到 2007.11）,.,53,2.1,最快的五臺(tái)超級(jí)計(jì)算機(jī)（截止到 2007.11）,5. HP : Cluster Platform 3000 BL460c,13 728個(gè) CPU 最大平均速度 102 800 GFLOPS,.,54,2.1,最權(quán)威的超級(jí)計(jì)算機(jī)排名的參考網(wǎng)址 ,.,55,二、微型計(jì)算機(jī)的出現(xiàn)和發(fā)展,微處理器芯片,存儲(chǔ)器芯片,1971年,1970年,2.1,集成電路技術(shù)把計(jì)算機(jī)的控制單元和算邏單元集成到一個(gè)芯片

13、上，制成了微處理器芯片。 Intel公司31歲的工程師霍夫研制第一個(gè)CPU 4004，集成了2300個(gè)晶體管。,.,56,Moore 定律,Intel 公司的締造者之一 Gordon Moore 提出,2.1,.,57,Intel 公司的典型微處理器產(chǎn)品,8080 8位 1974年 8086 16位 1979年 2.9 萬(wàn)個(gè)晶體管 80286 16位 1982年 13.4 萬(wàn)個(gè)晶體管 80386 32位 1985年 27.5 萬(wàn)個(gè)晶體管 80486 32位 1989年 120.0 萬(wàn)個(gè)晶體管 Pentium 64位（準(zhǔn)） 1993年 310.0 萬(wàn)個(gè)晶體管 Pentium Pro 64位（準(zhǔn)）

14、 1995年 550.0 萬(wàn)個(gè)晶體管 Pentium 64位（準(zhǔn)） 1997年 750.0 萬(wàn)個(gè)晶體管 Pentium 64位（準(zhǔn)） 1999年 950.0 萬(wàn)個(gè)晶體管 Pentium 64位 2000年 4 200.0 萬(wàn)個(gè)晶體管,2.1,2007 年 芯片上可集成 3 億 5 千萬(wàn) 個(gè)晶體管,預(yù)計(jì)2010 年 芯片上可集成 8 億 個(gè)晶體管,.,58,三、軟件技術(shù)的興起和發(fā)展,機(jī)器語(yǔ)言 面向機(jī)器,匯編語(yǔ)言 面向機(jī)器,高級(jí)語(yǔ)言 面向問(wèn)題,FORTRAN 科學(xué)計(jì)算和工程計(jì)算,PASCAL 結(jié)構(gòu)化程序設(shè)計(jì),C 面向?qū)ο?Java 適應(yīng)網(wǎng)絡(luò)環(huán)境,1. 各種語(yǔ)言,2.1,.,59,2. 系統(tǒng)軟件,語(yǔ)

15、言處理程序 匯編程序 編譯程序 解釋程序,操作系統(tǒng) DOS UNIX Windows,服務(wù)性程序 裝配 調(diào)試 診斷 排錯(cuò),數(shù)據(jù)庫(kù)管理系統(tǒng) 數(shù)據(jù)庫(kù)和數(shù)據(jù)庫(kù)管理軟件,網(wǎng)絡(luò)軟件,2.1,.,60,3. 軟件發(fā)展的特點(diǎn), 開(kāi)發(fā)周期長(zhǎng), 制作成本昂貴, 檢測(cè)軟件產(chǎn)品質(zhì)量的特殊性,2.1,.,61,2.2 計(jì)算機(jī)的應(yīng)用,一、科學(xué)計(jì)算和數(shù)據(jù)處理,二、工業(yè)控制和實(shí)時(shí)控制,三、網(wǎng)絡(luò)技術(shù),1. 電子商務(wù),2. 網(wǎng)絡(luò)教育,3. 敏捷制造,.,62,四、虛擬現(xiàn)實(shí),五、辦公自動(dòng)化和管理信息系統(tǒng),六、CAD/CAM/CIMS,七、多媒體技術(shù),八、人工智能,2.2,.,63,2.3 計(jì)算機(jī)的展望,一、計(jì)算機(jī)具有類似人腦的一

16、些超級(jí) 智能功能,要求計(jì)算機(jī)的速度達(dá)1015/秒,二、芯片集成度的提高受以下三方面的限制,芯片集成度受物理極限的制約,按幾何級(jí)數(shù)遞增的制作成本,芯片的功耗、散熱、線延遲,.,64,三、？替代傳統(tǒng)的硅芯片,1. 光計(jì)算機(jī),2. DNA生物計(jì)算機(jī),3. 量子計(jì)算機(jī),利用光子取代電子進(jìn)行運(yùn)算和存儲(chǔ),通過(guò)控制DNA分子間的生化反應(yīng),利用原子所具有的量子特性,2.3,.,65,查閱資料,人工智能 虛擬現(xiàn)實(shí) 電子商務(wù) 多媒體技術(shù) CIMS,.,66,第章 系統(tǒng)總線,本章重點(diǎn)介紹： 系統(tǒng)總線的基本概念、分類、結(jié)構(gòu)、總線控制邏輯,.,67,第章 系統(tǒng)總線,3.1 總線的基本概念,3.2 總線的分類,3.3 總

17、線特性及性能指標(biāo),3.4 總線結(jié)構(gòu),3.5 總線控制,.,68,3.1 總線的基本概念,一、為什么要用總線,互聯(lián)方式有兩種： 1、各部件之間使用單獨(dú)的連線，稱為分散鏈接 2、將各部件連到一組公共信息傳輸線上，稱為總線連接,.,69,早期采用分散連接,結(jié)構(gòu)復(fù)雜，I/O與存儲(chǔ)器交換信息時(shí)，經(jīng)過(guò)運(yùn)算器，使運(yùn)算器停止運(yùn)算，影響CPU效率,.,70,以存儲(chǔ)器為中心的分散連接,I/O設(shè)備種類和數(shù)量越來(lái)越大，無(wú)法隨時(shí)添加。因此提出總線連接。,.,71,3.1 總線的基本概念,一、為什么要用總線,二、什么是總線,三、總線上信息的傳送,串行,并行,.,72,四、總線結(jié)構(gòu)的計(jì)算機(jī)舉例,面向 CPU 的雙總線結(jié)構(gòu)框

18、圖 I/O與主存交換信息時(shí)占用CPU，影響CPU效率,中央處理器 CPU,3.1,.,73,2. 單總線結(jié)構(gòu)框圖,3.1,當(dāng)某一時(shí)刻，各部件都要占用總線時(shí)，易發(fā)生沖突，需設(shè)置總線判優(yōu)邏輯，讓各部件按優(yōu)先級(jí)高級(jí)來(lái)占用總線，會(huì)影響整機(jī)的工作速度。,.,74,3. 以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖,主存,3.1,在單總線的基礎(chǔ)上增加存儲(chǔ)總線，只供主存與CPU之間傳輸信息,.,75,3.2 總線的分類,1.片內(nèi)總線,2.系統(tǒng)總線,芯片內(nèi)部 的總線，寄存器之間，寄存器和ALU之間都由片內(nèi)總線連接,雙向 與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān),單向 與存儲(chǔ)地址、 I/O地址有關(guān),有出 有入,計(jì)算機(jī)各部件之間 的信息傳輸線

19、,存儲(chǔ)器讀、存儲(chǔ)器寫 總線允許、中斷確認(rèn),中斷請(qǐng)求、總線請(qǐng)求,.,76,常見(jiàn)的控制信號(hào) p44,時(shí)鐘 復(fù)位 總線請(qǐng)求 總線允許 中斷請(qǐng)求 中斷響應(yīng) 存儲(chǔ)器讀 存儲(chǔ)器寫 I/O讀 I/O寫 傳輸響應(yīng),.,77,3.通信總線,串行通信總線,并行通信總線,傳輸方式,3.2,.,78,3.3 總線特性及性能指標(biāo),一、總線物理實(shí)現(xiàn),總線直接印制在電路板上，延伸到各個(gè)部件,.,79,二、總線特性,機(jī)械連接方式上的一些特性，如尺寸、形狀、管腳數(shù)及排列順序,每一根傳輸線上的信號(hào)傳輸方向 和有效的 電平 范圍,每根傳輸線的 功能,信號(hào)的 時(shí)序 關(guān)系,3.3,地址 數(shù)據(jù) 控制,.,80,三、總線的性能指標(biāo),數(shù)據(jù)線

20、 的根數(shù),每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）,同步、不同步,地址線 與 數(shù)據(jù)線 復(fù)用,地址線、數(shù)據(jù)線和控制線的 總和,負(fù)載能力,并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù),3.3,.,81,ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB,總 線 標(biāo) 準(zhǔn),四、總線標(biāo)準(zhǔn),3.3,使系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互聯(lián)的標(biāo)準(zhǔn)界面，對(duì)鏈接的兩端都是透明的。,.,82,3.3,四、總線標(biāo)準(zhǔn),.,83,3.4 總線結(jié)構(gòu),一、單總線結(jié)構(gòu),外設(shè)不能多，容易成為瓶頸,.,84,1. 雙總線結(jié)構(gòu),具有特殊功能的處理器， 由通道對(duì)I/O統(tǒng)一管理,二、多總線結(jié)構(gòu),3.4,.,85,2. 三總線結(jié)構(gòu)

21、,3.4,主存總線用于CPU與主存之間的傳輸，I/O總線供CPU與各類I/O設(shè)備之間傳輸，DMA用于高速I/O設(shè)備與主存之間信息交換。任意時(shí)刻只能使用一種總線。,.,86,3. 三總線結(jié)構(gòu)的又一形式,3.4,.,87,4. 四總線結(jié)構(gòu),3.4,.,88,1. 傳統(tǒng)微型機(jī)總線結(jié)構(gòu),三、總線結(jié)構(gòu)舉例,3.4,.,89,2. VL-BUS局部總線結(jié)構(gòu),3.4,.,90,3. PCI 總線結(jié)構(gòu),3.4,.,91,4. 多層 PCI 總線結(jié)構(gòu),3.4,.,92,3.5 總線控制,總線連接多個(gè)部件， 1、何時(shí)由哪個(gè)部件發(fā)送信息？ 2、如何給信息傳送定時(shí)？ 3、如何防止信息丟失？ 4、如何避免多個(gè)部件同時(shí)發(fā)

22、送？ 5、如何規(guī)定接收信息的部件？ 一系列問(wèn)題，需要總線控制器統(tǒng)一管理。,.,93,3.5 總線控制,一、總線判優(yōu)控制,1. 基本概念,如果有多個(gè)主設(shè)備同時(shí)要使用總線時(shí)，就由總線控制器的判優(yōu)仲裁邏輯按一定的優(yōu)先順序確定哪個(gè)設(shè)備使用總線。,.,94,2. 鏈?zhǔn)讲樵兎绞?3.5,I/O接口1,.,95,3. 計(jì)數(shù)器定時(shí)查詢方式,I/O接口1,3.5,設(shè)備地址,.,96,4. 獨(dú)立請(qǐng)求方式,3.5,.,97,二、總線通信控制,1. 目的,2. 總線傳輸周期,主模塊申請(qǐng)，總線仲裁決定,主模塊向從模塊 給出地址 和 命令,主模塊和從模塊 交換數(shù)據(jù),主模塊 撤消有關(guān)信息,解決通信雙方 協(xié)調(diào)配合 問(wèn)題,3.

23、5,.,98,由 統(tǒng)一時(shí)標(biāo) 控制數(shù)據(jù)傳送,充分 挖掘 系統(tǒng) 總線每個(gè)瞬間 的 潛力,3. 總線通信的四種方式,采用 應(yīng)答方式 ，沒(méi)有公共時(shí)鐘標(biāo)準(zhǔn),同步、異步結(jié)合,3.5,.,99,(1) 同步式數(shù)據(jù)輸入,3.5,.,100,(2) 同步式數(shù)據(jù)輸出,3.5,.,101,不互鎖,半互鎖,全互鎖,(3) 異步通信,3.5,.,102,(4) 半同步通信,3.5,（同步、異步 結(jié)合）,.,103,以輸入數(shù)據(jù)為例的半同步通信時(shí)序,T1 主模塊發(fā)地址,T2 主模塊發(fā)命令,T3 從模塊提供數(shù)據(jù),T4 從模塊撤銷數(shù)據(jù)，主模塊撤銷命令,3.5,.,104,3.5,.,105,上述三種通信的共同點(diǎn),一個(gè)總線傳輸周

24、期（以輸入數(shù)據(jù)為例）,主模塊發(fā)地址 、命令,從模塊準(zhǔn)備數(shù)據(jù),從模塊向主模塊發(fā)數(shù)據(jù),總線空閑,3.5,占用總線,不占用總線,占用總線,.,106,(5) 分離式通信,充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力,一個(gè)總線傳輸周期,子周期1,子周期2,3.5,.,107,1. 各模塊有權(quán)申請(qǐng)占用總線,分離式通信特點(diǎn),充分提高了總線的有效占用,2. 采用同步方式通信，不等對(duì)方回答,3. 各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線,4. 總線被占用時(shí)，無(wú)空閑,3.5,.,108,第四章 存儲(chǔ)器,本章的重點(diǎn) 4.2，4.3節(jié)； 4.1，4.4節(jié)一般掌握 難點(diǎn)內(nèi)容 1、存儲(chǔ)器與CPU的鏈接 2、Cache-主存地址映射 希望同學(xué)們提

25、前預(yù)習(xí),.,109,第章 存 儲(chǔ) 器,4.1 概述,4.2 主存儲(chǔ)器,4.3 高速緩沖存儲(chǔ)器,4.4 輔助存儲(chǔ)器,.,110,存儲(chǔ)器的地位,1、CPU越來(lái)越快，而存儲(chǔ)器的速度與之很難匹配，計(jì)算機(jī)的運(yùn)算速度受到存儲(chǔ)器的制約； 2、由于I/O設(shè)備不斷增多，出現(xiàn)了I/O與存儲(chǔ)器的直接存取方式（DMA）； 3、在多機(jī)系統(tǒng)中，各處理機(jī)都需要與存儲(chǔ)器交換信息。 因此存儲(chǔ)器越來(lái)越重要。,.,111,4.1 概 述,一、存儲(chǔ)器分類,1. 按存儲(chǔ)介質(zhì)分類,(1) 半導(dǎo)體存儲(chǔ)器,(2) 磁表面存儲(chǔ)器,(3) 磁芯存儲(chǔ)器,(4) 光盤存儲(chǔ)器,易失,TTL 、MOS,磁頭、載磁體,硬磁材料、環(huán)狀元件,激光、磁光材料,

26、.,112,(1) 存取時(shí)間與物理地址無(wú)關(guān)（隨機(jī)訪問(wèn)）,順序存取存儲(chǔ)器 磁帶,4.1,2. 按存取方式分類,(2) 存取時(shí)間與物理地址有關(guān)（串行訪問(wèn)）,隨機(jī)存儲(chǔ)器,只讀存儲(chǔ)器,直接存取存儲(chǔ)器 磁盤,在程序的執(zhí)行過(guò)程中 可 讀 可 寫,在程序的執(zhí)行過(guò)程中 只 讀,.,113,磁盤、磁帶、光盤,高速緩沖存儲(chǔ)器（Cache）,Flash Memory,存 儲(chǔ) 器,3. 按在計(jì)算機(jī)中的作用分類,4.1,.,114,高,小,快,1. 存儲(chǔ)器三個(gè)主要特性的關(guān)系,二、存儲(chǔ)器的層次結(jié)構(gòu),4.1,.,115,虛擬存儲(chǔ)器,虛地址,邏輯地址,實(shí)地址,物理地址,主存儲(chǔ)器,4.1,（速度）,（容量）,.,116,4.2

27、 主存儲(chǔ)器,一、概述,1. 主存的基本組成,.,117,2. 主存和 CPU 的聯(lián)系,4.2,現(xiàn)在計(jì)算機(jī)的主存都由半導(dǎo)體集成電路構(gòu)成，驅(qū)動(dòng)器、譯碼器和讀寫電路均制作在存儲(chǔ)器中，而MAR，MDR制作在CPU內(nèi)部。,.,118,3. 主存中存儲(chǔ)單元地址的分配,4.2,主存各單元的空間位置是由單元地址號(hào)來(lái)表示的，而地址總線是用來(lái)指出存儲(chǔ)單元地址號(hào)的； 根據(jù)該地址可讀出或?qū)懭胍粋€(gè)存儲(chǔ)字； 不同的機(jī)器存儲(chǔ)字長(zhǎng)不同； 4. 通常計(jì)算機(jī)可按字尋址，也可按字節(jié)尋址。 大端：高位字節(jié)尋址 小端：低位字節(jié)尋址,.,119,高位字節(jié) 地址為字地址,低位字節(jié) 地址為字地址,設(shè)地址線 24 根,按 字節(jié) 尋址,按 字

28、尋址,若字長(zhǎng)為 16 位,按 字 尋址,若字長(zhǎng)為 32 位,3. 主存中存儲(chǔ)單元地址的分配,4.2,224 = 16 M,8 M,4 M,.,120,課后思考,如何檢測(cè)你的機(jī)器是大端的還是小端的？試設(shè)計(jì)一段C程序。 華為公司的面試題。,.,121,(2) 存儲(chǔ)速度,4. 主存的技術(shù)指標(biāo),(1) 存儲(chǔ)容量,(3) 存儲(chǔ)器的帶寬,主存 存放二進(jìn)制代碼的總位數(shù),讀出時(shí)間 寫入時(shí)間,存儲(chǔ)器的 訪問(wèn)時(shí)間,讀周期 寫周期,位/秒,4.2,.,122,解釋一下,1、讀出時(shí)間是指存儲(chǔ)器接收到有效地址開(kāi)始，到產(chǎn)生有效輸出所需的全部時(shí)間； 2、寫入時(shí)間是指存儲(chǔ)器接收到有效地址開(kāi)始，到數(shù)據(jù)寫入被選中單元的這段時(shí)間。

29、,.,123,數(shù)據(jù)輸入（T1,T2）,時(shí)鐘,.,124,數(shù)據(jù)輸出，T3之內(nèi)完成，寫時(shí)間較長(zhǎng),.,125,存儲(chǔ)器寬度,假設(shè)存儲(chǔ)周期為500ns，每個(gè)存儲(chǔ)周期可訪問(wèn)16位，則它的帶寬多少？ 16/（50010*（-9）= 32M位,.,126,提高存儲(chǔ)器帶寬的措施,1、縮短存取周期； 2、增加存儲(chǔ)字長(zhǎng)； 3、增加存儲(chǔ)體。后面講解,.,127,芯片容量,二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介,1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu),1K4位,16K1位,8K8位,10,4,14,1,13,8,4.2,.,128,片選線,讀/寫控制線,（低電平寫 高電平讀）,（允許讀）,4.2,（允許寫）,.,129,存儲(chǔ)芯片片選線的作用,

30、用 16K 1位 的存儲(chǔ)芯片組成 64K 8位 的存儲(chǔ)器,32片,4.2,.,130,2. 半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式,(1) 線選法,4.2,.,131,(2) 重合法,4.2,0,0,.,132,三、隨機(jī)存取存儲(chǔ)器 ( RAM ),1. 靜態(tài) RAM (SRAM),(1) 靜態(tài) RAM 基本電路,A 觸發(fā)器非端,A 觸發(fā)器原端,4.2,T1 T4,.,133, 靜態(tài) RAM 基本電路的 讀 操作,4.2,讀選擇有效,.,134, 靜態(tài) RAM 基本電路的 寫 操作,4.2,寫選擇有效,.,135,(2) 靜態(tài) RAM 芯片舉例, Intel 2114 外特性,存儲(chǔ)容量 1K4 位,4.2

31、,.,136, Intel 2114 RAM 矩陣 (64 64) 讀,4.2,.,137,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,.,138,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,.,139,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,.,140,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,.,141,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,.,142,15,0,31,16,47,32,63,48,15,0,31,16,47,32,63,48,讀寫電路,讀寫電路,讀寫電

32、路,讀寫電路,0,1,63,0,15,行,地,址,譯,碼,列,地,址,譯,碼,I/O1,I/O2,I/O3,I/O4,WE,CS,0,0,0,0,0,0,0,0,0,0,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,0,16,32,48,.,143,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,0,16,32,48,.,144,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,0,16,32,48,.,145,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,.,146,4.2, Intel 2114 RAM 矩陣 (64

33、 64) 寫,.,147,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,.,148,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,.,149,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,.,150,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,.,151,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,.,152,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,.,153,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,.,154,(3) 靜態(tài) RAM 讀 時(shí)

34、序,4.2,.,155,(4) 靜態(tài) RAM (2114) 寫 時(shí)序,4.2,.,156,(1) 動(dòng)態(tài) RAM 基本單元電路,2. 動(dòng)態(tài) RAM ( DRAM ),讀出與原存信息相反,讀出時(shí)數(shù)據(jù)線有電流 為 “1”,寫入與輸入信息相同,寫入時(shí) CS 充電 為 “1” 放電 為 “0”,4.2,T,無(wú)電流,有電流,.,157,(2) 動(dòng)態(tài) RAM 芯片舉例, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 讀,4.2,讀 寫 控 制 電 路,.,158, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,4.2,.,159,4.2, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,.

35、,160,4.2, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,.,161,4.2, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,.,162,4.2, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,.,163,4.2, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,.,164,4.2, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路,.,165,4.2, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路,.,166,4.2, 三管動(dòng)態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路

36、,.,167, 單管動(dòng)態(tài) RAM 4116 (16K 1位) 外特性,4.2,.,168, 4116 (16K 1位) 芯片 讀 原理,4.2,63,0,0,0,.,169, 4116 (16K1位) 芯片 寫 原理,4.2,63,0,.,170,(3) 動(dòng)態(tài) RAM 時(shí)序,行、列地址分開(kāi)傳送,寫時(shí)序,數(shù)據(jù) DOUT 有效,數(shù)據(jù) DIN 有效,讀時(shí)序,4.2,.,171,(4) 動(dòng)態(tài) RAM 刷新,刷新與行地址有關(guān),“死時(shí)間率” 為 128/4 000 100% = 3.2%,“死區(qū)” 為 0.5 s 128 = 64 s,4.2,以128 128 矩陣為例,.,172,tC = tM + t

37、R,無(wú) “死區(qū)”, 分散刷新（存取周期為1 s ）,(存取周期為 0.5 s + 0.5 s ),4.2,以 128 128 矩陣為例,.,173, 分散刷新與集中刷新相結(jié)合（異步刷新）,對(duì)于 128 128 的存儲(chǔ)芯片（存取周期為 0.5 s ）,將刷新安排在指令譯碼階段，不會(huì)出現(xiàn) “死區(qū)”,“死區(qū)” 為 0.5 s,若每隔 15.6 s 刷新一行,每行每隔 2 ms 刷新一次,4.2,.,174,3. 動(dòng)態(tài) RAM 和靜態(tài) RAM 的比較,存儲(chǔ)原理,集成度,芯片引腳,功耗,價(jià)格,速度,刷新,4.2,.,175,四、只讀存儲(chǔ)器（ROM）,1. 掩模 ROM ( MROM ),行列選擇線交叉處

38、有 MOS 管為“1”,行列選擇線交叉處無(wú) MOS 管為“0”,2. PROM (一次性編程),4.2,.,176,3. EPROM (多次性編程 ),(1) N型溝道浮動(dòng)?xùn)?MOS 電路,紫外線全部擦洗,4.2,.,177,(2) 2716 EPROM 的邏輯圖和引腳,4.2,.,178,4. EEPROM (多次性編程 ),電可擦寫,局部擦寫,全部擦寫,5. Flash Memory (閃速型存儲(chǔ)器),比 EEPROM快,4.2,EPROM,價(jià)格便宜 集成度高,EEPROM,電可擦洗重寫,具備 RAM 功能,.,179,本節(jié)課程內(nèi)容總結(jié),1、存儲(chǔ)器的分類 按存儲(chǔ)介質(zhì)分類，按存取方式分類，按

39、在計(jì)算機(jī)中的作用進(jìn)行分類。 2、存儲(chǔ)器的層次結(jié)構(gòu) 3、主存儲(chǔ)器 大小端概念，刷新方法，隨機(jī)存取存儲(chǔ)器及時(shí)序。,.,180,作業(yè),1、理解隨機(jī)存儲(chǔ)器的讀寫時(shí)序； 2、預(yù)習(xí)下一次課內(nèi)容存儲(chǔ)器與CPU的連接。,.,181,用 1K 4位 存儲(chǔ)芯片組成 1K 8位 的存儲(chǔ)器,？片,五、存儲(chǔ)器與 CPU 的連接,1. 存儲(chǔ)器容量的擴(kuò)展,4.2,2片,.,182,(2) 字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）,用 1K 8位 存儲(chǔ)芯片組成 2K 8位 的存儲(chǔ)器,4.2,？片,2片,.,183,(3) 字、位擴(kuò)展,用 1K 4位 存儲(chǔ)芯片組成 4K 8位 的存儲(chǔ)器,4.2,？片,8片,.,184,2. 存儲(chǔ)器與 CPU

40、 的連接,(1) 地址線的連接,(2) 數(shù)據(jù)線的連接,(3) 讀/寫命令線的連接,(4) 片選線的連接,(5) 合理選擇存儲(chǔ)芯片,(6) 其他 時(shí)序、負(fù)載,4.2,.,185,例4.1 解:,(1) 寫出對(duì)應(yīng)的二進(jìn)制地址碼,(2) 確定芯片的數(shù)量及類型,A15A14A13 A11 A10 A7 A4 A3 A0,4.2,.,186,(3) 分配地址線,A10 A0 接 2K 8位 ROM 的地址線,A9 A0 接 1K 4位 RAM 的地址線,(4) 確定片選信號(hào),4.2,.,187,例 4.1 CPU 與存儲(chǔ)器的連接圖,4.2,.,188,(1) 寫出對(duì)應(yīng)的二進(jìn)制地址碼,(2) 確定芯片的數(shù)

41、量及類型,(3) 分配地址線,(4) 確定片選信號(hào),1片 4K 8位 ROM 2片 4K 8位 RAM,A11 A0 接 ROM 和 RAM 的地址線,4.2,.,189,用 138 譯碼器及其他門電路（門電路自定）畫出 CPU和 2764 的連接圖。要求地址為 F0000HFFFFFH , 并 寫出每片 2764 的地址范圍。,4.2,.,190,六、存儲(chǔ)器的校驗(yàn),編碼的糾錯(cuò) 、檢錯(cuò)能力與編碼的最小距離有關(guān),L 編碼的最小距離,D 檢測(cè)錯(cuò)誤的位數(shù),C 糾正錯(cuò)誤的位數(shù),漢明碼是具有一位糾錯(cuò)能力的編碼,4.2,1 . 編碼的最小距離,任意兩組合法代碼之間 二進(jìn)制位數(shù) 的 最少差異,.,191,漢

42、明碼的組成需增添 ？位檢測(cè)位,檢測(cè)位的位置 ？,檢測(cè)位的取值 ？,2k n + k + 1,檢測(cè)位的取值與該位所在的檢測(cè)“小組” 中 承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān),組成漢明碼的三要素,4.2,2 . 漢明碼的組成,.,192,各檢測(cè)位 Ci 所承擔(dān)的檢測(cè)小組為,gi 小組獨(dú)占第 2i1 位,gi 和 gj 小組共同占第 2i1 + 2j1 位,gi、gj 和 gl 小組共同占第 2i1 + 2j1 + 2l1 位,4.2,.,193,例4.4,求 0101 按 “偶校驗(yàn)” 配置的漢明碼,解：, n = 4,根據(jù) 2k n + k + 1,得 k = 3,漢明碼排序如下:,C1 C2 C4,0, 01

43、01 的漢明碼為 0100101,4.2,1,0,.,194,按配偶原則配置 0011 的漢明碼,C1 C2 C4,1 0 0,解：, n = 4 根據(jù) 2k n + k + 1,取 k = 3, 0011 的漢明碼為 1000011,練習(xí)1,4.2,.,195,3. 漢明碼的糾錯(cuò)過(guò)程,形成新的檢測(cè)位 Pi ，,如增添 3 位 （k = 3），,新的檢測(cè)位為 P4 P2 P1 。,以 k = 3 為例，Pi 的取值為,對(duì)于按 “偶校驗(yàn)” 配置的漢明碼,不出錯(cuò)時(shí) P1= 0，P2 = 0，P4 = 0,C1,C2,C4,其位數(shù)與增添的檢測(cè)位有關(guān)，,4.2,.,196,無(wú)錯(cuò),有錯(cuò),有錯(cuò),P4P2P

44、1 = 110,第 6 位出錯(cuò)，可糾正為 0100101， 故要求傳送的信息為 0101。,糾錯(cuò)過(guò)程如下,例4.5,解：,4.2,.,197,練習(xí)2, P4 P2 P1 = 100,第 4 位錯(cuò)，可不糾,配奇的漢明碼為 0101011,4.2,.,198,七、提高訪存速度的措施,采用高速器件,調(diào)整主存結(jié)構(gòu),1. 單體多字系統(tǒng),采用層次結(jié)構(gòu) Cache 主存,增加存儲(chǔ)器的帶寬,4.2,.,199,2. 多體并行系統(tǒng),(1) 高位交叉,4.2,順序編址,.,200,各個(gè)體并行工作,4.2,體號(hào),(1) 高位交叉,.,201,4.2,(2) 低位交叉,各個(gè)體輪流編址,.,202,4.2,體號(hào),(2)

45、 低位交叉 各個(gè)體輪流編址,.,203,低位交叉的特點(diǎn),在不改變存取周期的前提下，增加存儲(chǔ)器的帶寬,4.2,啟動(dòng)存儲(chǔ)體 0,啟動(dòng)存儲(chǔ)體 1,啟動(dòng)存儲(chǔ)體 2,啟動(dòng)存儲(chǔ)體 3,.,204,4.2,設(shè)四體低位交叉存儲(chǔ)器，存取周期為T，總線傳輸周期為，為實(shí)現(xiàn)流水線方式存取，應(yīng)滿足 T 4。,連續(xù)讀取 4 個(gè)字所需的時(shí)間為 T(4 1),.,205,(3) 存儲(chǔ)器控制部件（簡(jiǎn)稱存控）,易發(fā)生代碼 丟失的請(qǐng)求源，優(yōu)先級(jí) 最高,嚴(yán)重影響 CPU 工作的請(qǐng)求源， 給予 次高 優(yōu)先級(jí),4.2,.,206,4.2,3.高性能存儲(chǔ)芯片,(1) SDRAM (同步 DRAM),在系統(tǒng)時(shí)鐘的控制下進(jìn)行讀出和寫入 CPU

46、 無(wú)須等待,(2) RDRAM,由 Rambus 開(kāi)發(fā)，主要解決 存儲(chǔ)器帶寬 問(wèn)題,(3) 帶 Cache 的 DRAM,在 DRAM 的芯片內(nèi) 集成 了一個(gè)由 SRAM 組成的 Cache ，有利于 猝發(fā)式讀取,.,207,4.3 高速緩沖存儲(chǔ)器,一、概述,1. 問(wèn)題的提出,避免 CPU “空等” 現(xiàn)象,CPU 和主存（DRAM）的速度差異,容量小 速度高,容量大 速度低,程序訪問(wèn)的局部性原理,.,208,2. Cache 的工作原理,(1) 主存和緩存的編址,主存和緩存按塊存儲(chǔ) 塊的大小相同,B 為塊長(zhǎng),4.3,.,209,(2) 命中與未命中,M C,主存塊 調(diào)入 緩存,主存塊與緩存塊

47、建立 了對(duì)應(yīng)關(guān)系,用 標(biāo)記記錄 與某緩存塊建立了對(duì)應(yīng)關(guān)系的 主存塊號(hào),主存塊與緩存塊 未建立 對(duì)應(yīng)關(guān)系,主存塊 未調(diào)入 緩存,4.3,.,210,(3) Cache 的命中率,CPU 欲訪問(wèn)的信息在 Cache 中的 比率,命中率 與 Cache 的 容量 與 塊長(zhǎng) 有關(guān),一般每塊可取 4 8 個(gè)字,塊長(zhǎng)取一個(gè)存取周期內(nèi)從主存調(diào)出的信息長(zhǎng)度,CRAY_1 16體交叉 塊長(zhǎng)取 16 個(gè)存儲(chǔ)字,IBM 370/168 4體交叉 塊長(zhǎng)取 4 個(gè)存儲(chǔ)字,（64位4 = 256位）,4.3,.,211,(4) Cache 主存系統(tǒng)的效率,效率 e 與 命中率 有關(guān),設(shè) Cache 命中率 為 h，訪問(wèn)

48、Cache 的時(shí)間為 tc ， 訪問(wèn) 主存 的時(shí)間為 tm,4.3,.,212,3. Cache 的基本結(jié)構(gòu),4.3,Cache 替換機(jī)構(gòu),Cache 存儲(chǔ)體,主存Cache 地址映射 變換機(jī)構(gòu),由CPU完成,.,213,4. Cache 的 讀寫 操作,讀,4.3,.,214,Cache 和主存的一致性,4.3,寫直達(dá)法（Write through）,寫回法（Write back）,寫操作時(shí)數(shù)據(jù)既寫入Cache又寫入主存,寫操作時(shí)只把數(shù)據(jù)寫入 Cache 而不寫入主存 當(dāng) Cache 數(shù)據(jù)被替換出去時(shí)才寫回主存,寫操作時(shí)間就是訪問(wèn)主存的時(shí)間，讀操作時(shí)不 涉及對(duì)主存的寫操作，更新策略比較容易實(shí)

49、現(xiàn),寫操作時(shí)間就是訪問(wèn) Cache 的時(shí)間， 讀操作 Cache 失效發(fā)生數(shù)據(jù)替換時(shí)， 被替換的塊需寫回主存，增加了 Cache 的復(fù)雜性,.,215,5. Cache 的改進(jìn),(1) 增加 Cache 的級(jí)數(shù),片載（片內(nèi)）Cache,片外 Cache,(2) 統(tǒng)一緩存和分立緩存,指令 Cache,數(shù)據(jù) Cache,與主存結(jié)構(gòu)有關(guān),與指令執(zhí)行的控制方式有關(guān),是否流水,Pentium 8K 指令 Cache 8K 數(shù)據(jù) Cache,PowerPC620 32K 指令 Cache 32K 數(shù)據(jù) Cache,4.3,.,216,二、Cache 主存的地址映射,1. 直接映射,每個(gè)緩存塊 i 可以和

50、若干 個(gè) 主存塊 對(duì)應(yīng),每個(gè)主存塊 j 只能和 一 個(gè) 緩存塊 對(duì)應(yīng),i = j mod C,4.3,.,217,2. 全相聯(lián)映射,主存 中的 任一塊 可以映射到 緩存 中的 任一塊,4.3,.,218,某一主存塊 j 按模 Q 映射到 緩存 的第 i 組中的 任一塊,i = j mod Q,3. 組相聯(lián)映射,4.3,.,219,三、替換算法,1. 先進(jìn)先出 （ FIFO ）算法,2. 近期最少使用（ LRU）算法,小結(jié),某一 主存塊 只能固定 映射到 某一 緩存塊,某一 主存塊 能 映射到 任一 緩存塊,某一 主存塊 只能 映射到 某一 緩存 組 中的 任一塊,不靈活,成本高,4.3,.,2

51、20,4.4 輔助存儲(chǔ)器,一、概述,1. 特點(diǎn),不直接與 CPU 交換信息,2. 磁表面存儲(chǔ)器的技術(shù)指標(biāo),C = n k s,尋道時(shí)間 + 等待時(shí)間,輔存的速度,Dr = Db V,出錯(cuò)信息位數(shù)與讀出信息的總位數(shù)之比,.,221,二、磁記錄原理和記錄方式,1. 磁記錄原理,寫,4.4,.,222,4.4,讀,1. 磁記錄原理,.,223,2. 磁表面存儲(chǔ)器的記錄方式,4.4,.,224,例 NRZ1 的讀出代碼波形,4.4,.,225,三、硬磁盤存儲(chǔ)器,1. 硬磁盤存儲(chǔ)器的類型,(1) 固定磁頭和移動(dòng)磁頭,(2) 可換盤和固定盤,2. 硬磁盤存儲(chǔ)器結(jié)構(gòu),4.4,.,226,(1) 磁盤驅(qū)動(dòng)器,

52、4.4,.,227,(2) 磁盤控制器,接收主機(jī)發(fā)來(lái)的命令，轉(zhuǎn)換成磁盤驅(qū)動(dòng)器的控制命令,實(shí)現(xiàn)主機(jī)和驅(qū)動(dòng)器之間的數(shù)據(jù)格式轉(zhuǎn)換,控制磁盤驅(qū)動(dòng)器讀寫,通過(guò)總線,(3) 盤片,由硬質(zhì)鋁合金材料制成,4.4,.,228,四、軟磁盤存儲(chǔ)器,1. 概述,速度,磁頭,盤片,價(jià)格,環(huán)境,苛刻,4.4,.,229,2. 軟盤片,由聚酯薄膜制成,4.4,.,230,五、光盤存儲(chǔ)器,1. 概述,采用光存儲(chǔ)技術(shù),采用非磁性介質(zhì),采用磁性介質(zhì),不可擦寫,可擦寫,2. 光盤的存儲(chǔ)原理,只讀型和只寫一次型,可擦寫光盤,熱作用（物理或化學(xué)變化）,熱磁效應(yīng),4.4,利用激光寫入和讀出,.,231,第章 輸入輸出系統(tǒng),5.6 DM

53、A方式,5.5 程序中斷方式,5.4 程序查詢方式,5.3 I/O接口,5.2 外部設(shè)備,5.1 概述,.,232,5.1 概 述,一、輸入輸出系統(tǒng)的發(fā)展概況,1. 早期,分散連接,CPU 和 I/O設(shè)備 串行 工作,程序查詢方式,2. 接口模塊和 DMA 階段,總線連接,CPU 和 I/O設(shè)備 并行 工作,3. 具有通道結(jié)構(gòu)的階段,4. 具有 I/O 處理機(jī)的階段,中斷方式,DMA 方式,.,233,二、輸入輸出系統(tǒng)的組成,1. I/O 軟件,CPU 指令的一部分,通道自身的指令,指出數(shù)組的首地址、傳送字?jǐn)?shù)、操作命令,如 IBM/370 通道指令為 64 位,2. I/O 硬件,設(shè)備,I/O

54、 接口,設(shè)備,設(shè)備控制器,通道,5.1,.,234,三、I/O 設(shè)備與主機(jī)的聯(lián)系方式,1. I/O 設(shè)備編址方式,(1) 統(tǒng)一編址,(2) 不統(tǒng)一編址,用取數(shù)、存數(shù)指令,有專門的 I/O 指令,2. 設(shè)備選址,用設(shè)備選擇電路識(shí)別是否被選中,3. 傳送方式,(1) 串行,(2) 并行,5.1,.,235,4. 聯(lián)絡(luò)方式,(1) 立即響應(yīng),(2) 異步工作采用應(yīng)答信號(hào),(3) 同步工作采用同步時(shí)標(biāo),5.1,并行,串行,.,236,5. I/O 設(shè)備與主機(jī)的連接方式,(1) 輻射式連接,(2) 總線連接,不便于增刪設(shè)備,5.1,便于增刪設(shè)備,.,237,四、I/O設(shè)備與主機(jī)信息傳送的控制方式,1.

55、程序查詢方式,CPU 和 I/O 串行工作,踏步等待,5.1,.,238,2. 程序中斷方式,I/O 工作,CPU 不查詢,CPU 暫?，F(xiàn)行程序,CPU 和 I/O 并行工作,5.1,.,239,程序中斷方式流程,CPU 向 I/O 發(fā)讀指令,CPU 讀 I/O 狀態(tài),檢查狀態(tài),完成否？,準(zhǔn)備就緒,5.1,.,240,3. DMA 方式,主存和 I/O 之間有一條直接數(shù)據(jù)通道,不中斷現(xiàn)行程序,周期挪用（周期竊?。?CPU 和 I/O 并行工作,5.1,.,241,三種方式的 CPU 工作效率比較,程序 查詢 方式,程序 中斷 方式,DMA 方式,5.1,.,242,5.2 I/O設(shè)備,一、概述

56、,外部設(shè)備大致分三類,鍵盤、鼠標(biāo)、打印機(jī)、顯示器,磁盤、光盤、磁帶,1. 人機(jī)交互設(shè)備,2. 計(jì)算機(jī)信息存儲(chǔ)設(shè)備,調(diào)制解調(diào)器等,.,243,二、輸入設(shè)備,1. 鍵盤,2. 鼠標(biāo),3. 觸摸屏,按鍵,判斷哪個(gè)鍵按下,將此鍵翻譯成 ASCII 碼 （編碼鍵盤法）,機(jī)械式 金屬球 電位器,5.2,光電式 光電轉(zhuǎn)換器,.,244,三、輸出設(shè)備,1. 顯示器,字符發(fā)生器,主觀圖像,客觀圖像,2. 打印機(jī),點(diǎn)陣式（逐字、逐行）,噴墨（逐字）,激光（逐頁(yè)）,5.2,.,245,四、其他,1. A/D、D/A,2. 終端,3. 漢字處理,五、多媒體技術(shù),完成顯示控制與存儲(chǔ)、鍵盤管理及通信控制,模擬/數(shù)字（數(shù)字

57、/模擬）轉(zhuǎn)換器,漢字輸入、漢字存儲(chǔ)、漢字輸出,1. 什么是多媒體,2. 多媒體計(jì)算機(jī)的關(guān)鍵技術(shù),5.2,由鍵盤和顯示器組成,.,246,5.3 I/O 接 口,一、概述,為什么要設(shè)置接口？,1. 實(shí)現(xiàn)設(shè)備的選擇,2. 實(shí)現(xiàn)數(shù)據(jù)緩沖達(dá)到速度匹配,4. 實(shí)現(xiàn)電平轉(zhuǎn)換,5. 傳送控制命令,6. 反映設(shè)備的狀態(tài)（“忙”、“就緒”、“中斷請(qǐng)求”）,.,247,接口和端口,端口是接口電路中的一些寄存器； 數(shù)據(jù)端口 控制端口 狀態(tài)端口 接口 = 若干端口 + 控制邏輯,.,248,二、接口的功能和組成,總線連接方式的 I/O 接口電路,5.3,.,249,2. 接口的功能和組成,功能,組成,選址功能,傳送命令的功能,傳送數(shù)據(jù)的功能,反映設(shè)備狀態(tài)的功能,設(shè)備選擇電路,命令寄存器、命令譯碼器,數(shù)據(jù)緩沖寄存器,設(shè)備狀態(tài)標(biāo)記,完成觸發(fā)器 D,工作觸發(fā)器 B,中斷請(qǐng)求觸發(fā)器 INTR,屏蔽