計數器、譯碼器、數碼管驅動顯示電路.ppt_第1頁
計數器、譯碼器、數碼管驅動顯示電路.ppt_第2頁
計數器、譯碼器、數碼管驅動顯示電路.ppt_第3頁
計數器、譯碼器、數碼管驅動顯示電路.ppt_第4頁
計數器、譯碼器、數碼管驅動顯示電路.ppt_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、12.7 計數器、譯碼器、數碼管驅動顯示電路,該電路由計數器、譯碼器及數碼管驅動顯示電路組成，原理電路如圖12.7.1所示。計數器選用74LS191四位二進制同步可逆計數器，有四個J、K觸發(fā)器和若干門電路組成，有一個時鐘輸入（CLK）正邊沿觸發(fā)，四個觸發(fā)器同時翻轉的高速同步計數器。,由輸出端QB和QD經邏輯組合電路接至計數器（LOAD）端，構建計數進位阻塞電路。在設計時可根據需要，由相應的輸出端構建組合邏輯電路，從而實現不同進制的計數器。,圖12.7.1 計數器、譯碼器、數碼管驅動顯示電路,從虛擬儀器中取邏輯分析儀XLA1，其上有1F共16個輸入端，14端分別于計數器的四個數據輸出端QAQD相

2、連，第511端 分別與數碼管的七段AG相連，第12端接CLK脈沖輸入端。用鼠標雙擊邏輯分析儀，將出現邏輯分析儀面板窗口如圖12.7.2所示。,圖12.7.2 時鐘脈沖、輸入、輸出波形時序關系圖,改變邏輯分析儀Clock區(qū)(Clock/Div)的個數，從“1”調到“32”。在圖12.7.2的左側顯示的號碼為原理圖的節(jié)點號碼，其并不能表示出計數器輸出端和數碼管的段位字母，顯示不用鼠標左鍵雙擊與邏輯分析儀“1”號輸入端連接的圖線，出現如圖12.7.3所示對話框。直觀，所以要對原理圖進行編輯。,將對話框中Node name改成與數碼管相對應的符號A。其他與邏輯分析儀的輸入端的連線都以此法行之，點擊仿真開關或按F5鍵進行仿真，計數器的輸出和數碼管的波形時序關系則立即直觀的被顯示在“Logic AnalyzerXLA1

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論