項目名稱： 相變存儲器規(guī)模制造技術(shù)關(guān)鍵基礎(chǔ)問題研究 首席科學(xué)家： 劉波 中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所 起止年限： 2010 年 1 月 8 月 依托部門： 中國科學(xué)院 上海市科委 一、研究內(nèi)容 實現(xiàn) 是要制造出滿足用戶要求的批量產(chǎn)品，所以要從芯片本身的性能提升與具體應(yīng)用中工藝集成所面臨問題去研究，海量存儲、低功耗與應(yīng)用的高可靠性是 模制造技術(shù)是產(chǎn)業(yè)化的關(guān)鍵，關(guān)鍵 問題是 篩選出適合海量存儲要求的數(shù)據(jù)保持力好的新型相變材料，低壓、低功耗 、高速與高密度的相變存儲單元是 涉及納米單項與集成工藝的開發(fā)與機理研究，在此基礎(chǔ)上實現(xiàn) 8路設(shè)計的要點是讀、寫、擦操作模塊的高寬容性與可靠性，其設(shè)計依據(jù)是通過 本項目 正是圍繞上述問題展開深入系統(tǒng)研究， 擬解決的關(guān)鍵科學(xué)問題和主要研究內(nèi)容如下： 1、 海量存儲用 高性能 通過使用穩(wěn)定的二元固相、電中性 (符合化學(xué)計量比 )、 r 、 4) sp 軌道的雜化程度 1r 這四個原則 ， 快速設(shè)計出新型相變材料的相圖 以及 相圖中最為可能的性能優(yōu)良組份 。 開發(fā)出非 列的自主知識產(chǎn)權(quán)的偽二元新型相變材料。主要針對偽二元系列進行材料設(shè)計與相變性能的研究。同時就 二元相變材料以及 偽二元相變材料的設(shè)計與相變性能進行研究。主要研究內(nèi)容包括：非晶態(tài)薄膜原位真空條件下的電阻隨溫度變化關(guān)系，了解某一設(shè)計組分的結(jié)晶特性 ；非晶態(tài)薄膜原位真空條件下在特定溫度時電阻隨時間的變化關(guān)系，以了解某一設(shè)計組分的數(shù)據(jù)保持能力；研究某一特定組分薄膜的晶體結(jié)構(gòu)，初步了解其快速相變的微觀機理；制備 究某一組分相變材料的電學(xué)性能，獲得器件 疲勞特性等 ，最為核心的是與存儲數(shù)據(jù)保持力相關(guān)的材料的熱穩(wěn)定性研究 。 2、 高密度 通過納米組裝與加工工藝實現(xiàn)對材料的存儲性能、納米尺寸效應(yīng)、高密度串?dāng)_的實驗驗證，進一步研究 8、 12 英寸材料的制備工藝，實現(xiàn)膜厚的均勻性與性能的一致性，為存儲陣列的制 備奠定基礎(chǔ)。 么究竟可以達到多高的密度呢？這個問題很大程度上取決于光刻工藝的水平，隨著光刻工藝的提高，器件單元尺寸不斷縮小，密度可不斷提高。對論和實驗上都已證明， 尺寸在 10可以說信息存儲與材料的體積是沒有關(guān)系的。但是，單純的一個存儲單元的操作與器件操作有著很大的不同。對 術(shù)而言，相鄰單元之間操作時的熱串?dāng)_對器件的影響是一個比較關(guān)注的問題。當(dāng)不斷降低器件尺寸的時候， 在高密度器件中，單元之間的尺寸通常只有光刻特征尺寸量級。此時，對器件單元施加較高的電流脈沖的時候，相鄰單元將可能達到晶化溫度點，如此將使得存儲于其中的信息喪失殆盡。對 65 45點技術(shù)時使在最壞的情況下，在瞬態(tài)與穩(wěn)態(tài)的情況下熱串?dāng)_的影響是很小的。這個結(jié)論可以推廣到 45其中加熱層起著雙重作用，當(dāng)進行 以傳遞焦耳熱以熔化材料；當(dāng)該單元處于非活動狀態(tài)時，起導(dǎo)熱作用，可以有效的對單元進行冷卻，防止非晶高溫點在編程過程 對鄰近單元造成可能的熱串?dāng)_影響。值得指出的是， 也表明，非晶點的穩(wěn)定性與體積大小是沒有關(guān)系的。理論計算和實驗測試（利用 明穩(wěn)定的兩相狀態(tài)在 尺寸 小于 10情況仍可保持 ，但需用進一步通過制備存儲單元加以驗證 。 3、 納米加工工藝開發(fā)及所涉及的科學(xué)問題探討 基于中芯國際 452英寸 展高密度、大容量 片所需關(guān)鍵納米工藝（包括浸入式曝光、填充、刻蝕、拋光 等工藝以及新型二極管的開發(fā)工藝）的開發(fā)及所涉及科學(xué)問題的探討，優(yōu)化納米 1個可逆相變電阻和一個二極管）存儲單元的集成工藝及其失效機制分析。具體將圍繞相變材料的物理及電學(xué)特性，設(shè)計相應(yīng)的器件結(jié)構(gòu)和工藝流程，排除與現(xiàn)有工藝在材料、工藝集成、器件性能和可靠性等方面的非兼容性，獲得具有我國自主知識產(chǎn)權(quán)的工藝。需要解決的重要科學(xué)與技術(shù)問題有： （ 1） 選擇 /驅(qū)動二極管陣列的結(jié)構(gòu)設(shè)計、工藝集成和性能提升 。 在目前成熟的各類型存儲器中， 廣泛地用作選擇開關(guān)器件。要提供較大的 瞬間電流（約 元）。如果選用 必須增加溝道寬度來滿足大電流的需求，單元面積也相應(yīng)增加。包括 變電阻的結(jié)構(gòu)，其單元面積在 2545 45納米邏輯電路的設(shè)計規(guī)則為例，有源區(qū)和氧化隔離區(qū)的最小尺寸都是 70納米，因此 0納米， 900納米 2）。單元的面積越大，技術(shù)的競爭力便越差。目前 單元面積大致分布在 6此以 擇開關(guān) 就 無法參與高密度大容量存儲器的競爭，只能應(yīng)用于一些特殊的領(lǐng)域。 為提高選擇開關(guān)器件的電流驅(qū)動能力，同時保持存儲單元面積不變，雙極型器件是最佳選擇。 司開發(fā)出了以選擇性硅外延為關(guān)鍵技術(shù)的二極管陣列制造專利技術(shù)，單元面積約為 本項目 將基于自主專利的雙溝槽結(jié)構(gòu)開發(fā)二極管陣列的制造工藝，目標(biāo)是研發(fā)出小于 10主要方法是 在 p 型摻雜硅襯底上首先在平行方向采用深溝槽作為字線間的隔離，并在深溝槽側(cè)壁的特定深度淀積 并通過熱擴散工藝在深溝槽間形成 n 型重?fù)诫s埋層。如此形成的被深溝槽隔離的 n 型重?fù)诫s埋層便是二極管陣列的字線 。 在深溝槽和字線埋層形成之后，深溝槽側(cè)壁上淀積的砷硅玻璃以濕法腐蝕去除。然后在完成字線的深溝槽隔離（ 。隨 后采用 在存儲器陣列中， 深度到達 n 型字線埋層的上方。這樣字線埋層上方的區(qū)域由些獨立單元在之后的 源漏注入工序中在單元硅表面實現(xiàn) ，從而在 在上述雙溝槽二極管陣列工藝方案中，有以下的工藝集成問題有待澄清： 深溝槽必須有的深度超越 n 型埋層進入 p 型襯底以保證字線埋層間的有效隔離 ； 在深溝槽中填入多晶硅之后，是否要將多晶硅反刻至硅片表面以下再以氧化硅將其封閉 ， 封閉多晶硅理論上會增強深溝槽隔離的可靠性，但同時也會增加工藝的復(fù)雜程度和生產(chǎn)成本 ； 對比于 存儲器陣列中因深溝槽而引入多種襯底介質(zhì)，因此給 刻蝕帶來更多要求，需要同時兼顧對不同材料刻蝕速率的設(shè)定和刻蝕形貌的優(yōu)化。 （ 2） 相變 材料在 45 對于 尺寸 為 70充問題顯得尤為重要。如不能完全填實，將使得材料與下層電極的接觸變得不充分，器件操作時會造成界面處接觸電阻增大或者是斷路的現(xiàn)象 ，而且可逆相變中相變材料體積的變化，這為特征尺寸小于 70 （ 3） 相變材料在 45度的刻蝕工藝、相關(guān)機理及工藝過程對材料物理性能影響的研究 。 1 相變材料刻蝕工藝優(yōu)化所面臨的難點問題研究：（ a）最佳刻蝕速率的選擇：速率太快對于 納米尺度的 相變材料的工藝精確控制較難實現(xiàn)，而較慢的刻蝕速率意味著較低的產(chǎn)能，因此需要在保證工藝可控性的前提下盡量提高速率，這需要深入研究；（ b）刻蝕后表面材料組分、粗糙度以及整體均勻性的優(yōu)化研究，這是關(guān)系到材料本身性能是否發(fā)生變化以及整片器件均勻性好壞的關(guān)鍵所在；（ c）刻蝕后側(cè)墻形貌的要求：側(cè)墻必須具有一定的垂直度和平整度，特別是當(dāng)尺寸縮小到納米量級的時候，垂直度將會影響器件的集成密度，側(cè)墻的光滑程度將會影響器件的可靠性；（ d）相變材料相對于絕熱材料和光刻膠等的刻蝕選擇性：光刻膠起到保護相變材料的作用，高選擇比的光刻膠可以節(jié)省去膠工藝所使用的酸漕溶液，另外高選 擇比的絕熱材料可以作為相變材料的刻蝕停止層，好的刻蝕停止層可以提高對刻蝕的精確度；（ e）刻蝕相變材料的硬掩膜材料的研究：由于相變材料的特性比較軟，當(dāng)尺寸達到納米量級后，難以保證有很好的垂直度，使用一些金屬層作為硬掩膜，可以使得圖形更加完美，但需要篩選出合適材料；（ f）刻蝕后光刻膠的去除以及殘留物的清洗工藝研究：去除光刻膠時不能對刻蝕圖形造成影響，不能對材料造成破壞，否則會引起器件性能的漂移，反應(yīng)生成物殘留在刻蝕表面將會影響到后續(xù)薄膜的沉積工藝以及器件的穩(wěn)定性； (g)不同圖形密度下刻蝕工藝的研究：不同的版圖密 度會造成等離子體的負(fù)載差別，密度高的地方一般刻蝕速率較慢，但是側(cè)墻的垂直度要好，而密度低的地方則是相反，這對于12英寸圓片的刻蝕均勻性保證是一個難點。 2 相變材料刻蝕機理的研究，圍繞刻蝕過程中的物理和化學(xué)反應(yīng)，深入探討相變材料發(fā)生的各種反應(yīng)可能性及優(yōu)先性以及對刻蝕圖形質(zhì)量和材料物性的影響 ：（ a）等離子體氛圍中相變材料的反應(yīng)機理研究：不同 刻蝕氣體（如）所對應(yīng)的反應(yīng)生成物， 反應(yīng)生成物在不同氣壓下的揮發(fā)特性將直接影響刻蝕的效果；（ b）刻蝕后材料的組分研究：由于相變材料中 元 素的電負(fù)性的差別，各種元素的反應(yīng)優(yōu)先程度不同， 會造成材料組分的漂移，特別是到納米量級下側(cè)墻的腐蝕程度將會對器件的性能造成很大的影響；（ c）使用不同組合氣體刻蝕相變材料的研究：一般以為主要刻蝕氣體，起到與材料發(fā)生化學(xué)反應(yīng)的作用， 以使得材料氧化成較容易反應(yīng)的氧化物， 一般不和材料起反應(yīng)，起到物理轟擊的作用，增加去除殘留物的能力， 可 提供很重的聚合物，起到保護側(cè)墻的作用，而相變材料反應(yīng)生成物的揮發(fā)程度不同，這些非揮發(fā)性或者揮發(fā)性較差的生成物將會殘留在表面，并且 影響刻蝕表面的粗糙度和均勻性，因而需要不同氣體的搭配來調(diào)節(jié)刻蝕工藝，以達到最佳的刻蝕效果；（ d）氣壓對刻蝕工藝的影響：不同氣壓下分子的平均自由程不同，最直接的影響就是物理轟擊的效果，另外氣壓也能改變等離子體的濃度，從而影響刻蝕速率等參數(shù)；（ e）功率對刻蝕工藝的影響：不同功率下等離子體的濃度和能量有很大的差異；（ f）刻蝕機的腔體溫度對刻蝕條件的影響：刻蝕實際上是反應(yīng)生成物的揮發(fā)和沉積的動態(tài)過程，不同溫度下將會影響反應(yīng)生成物的揮發(fā)程度，從而改變刻蝕工藝參數(shù)。 （ 4） 相變材料在 45度的拋光工藝、相關(guān)機理及工藝過 程對材料物理性能影響的研究 。 1 化學(xué)物質(zhì)對相變材料 的化學(xué)反應(yīng)機理研究 ： 氧化劑 ， 一般而言對金屬材料拋光，通過拋光液中的化學(xué)成分使表面氧化并形成鈍化層，然后通過機械作用去除。因而氧化反應(yīng)對拋光后表面質(zhì)量十分重要，當(dāng)氧化劑過少時，機械作用過大，容易在晶片表面形成劃傷等缺陷；而氧化劑太多，可能導(dǎo)致表面化學(xué)勢過高，進入腐蝕區(qū)，造成表面有腐蝕坑等缺陷。通過對氧化劑的篩選和濃度影響的研究，可以控制拋光速率和拋光后表面質(zhì)量，達到超精密無損拋光 ； 影響 ， 過對相 變材料在不同 下的生成產(chǎn)物研究，一方面可以調(diào)節(jié)拋光速率（高低選擇比），拋光質(zhì)量，同時還可以消除由于表面勢能導(dǎo)致去除物吸附在表面的現(xiàn)象 ； 表面活性劑的影響 ， 活性劑又分陽離子 、 陰離子 、 兩性和非離子活性劑。通過調(diào)節(jié)活性劑對 研磨顆粒 表面進行改性， 可以調(diào)節(jié)拋光速率，同時 有助于生成物的去除，從而避免拋光后表面有殘留物質(zhì)對器件性能一致性的影響。 2 拋光液中的研磨顆粒對 目前主要的研磨顆粒為 磨顆粒種類，粒徑大些，分散性以及顆粒表面電荷分布等因素都會對拋光效果和拋光速率有很大影響。因而，對不同種類尤其 是 身具有活性的 研磨顆粒拋光液對相變材料 3 相變材料為主的合金材料拋光模型的研究 ： 對于有圖形的晶片拋光，傳統(tǒng)材料如介質(zhì)材料 結(jié)合拋光中的化學(xué)反應(yīng)和圖形效應(yīng)，可以大致建立一個拋光模型，來輔助研究實際生產(chǎn)制造中晶片表面的均勻性。目前針對合金材料，尤其是相變材料，這一領(lǐng)域的研究還處在空白階段。 4 相變材料物理性能對 影響：相變材料的硬度，與襯底的結(jié)合強度對拋光參數(shù)的選擇（主要是機械方面）都具有很大的 指導(dǎo) 意義。因而在相變材料篩選時，必須考慮這些 性質(zhì)。 （ 5） 通過微觀結(jié)構(gòu)的解剖分析，探討存儲單元的失效機制。 根據(jù)目前的器件單元測試結(jié)果，器件失效的種類有多種：主要包括斷路、短路、無法實現(xiàn)正常的 低阻無法 區(qū)分 開等等，其原因也是多種多樣： 1 經(jīng)過多次寫擦循環(huán)之后，相變材料與電極材料之間的界面可能由于在機械應(yīng)力、熱應(yīng)力等的作用下使相變材料熔化區(qū)的中心部分因受到上下層的擠壓而發(fā)生流動，界面變得非常粗糙，從而導(dǎo)致界面處發(fā)生開路現(xiàn)象，造成器件單元的失效； 2 由于不能保證每次操作后相變材料都變?yōu)橥耆姆蔷B(tài)或晶態(tài)，多次寫 、 擦循環(huán)之后， 可 逆相變區(qū)域 不完全的非晶化或晶化將導(dǎo)致高低阻無法區(qū)別開，最終造成了器件的失效； 3 熔化狀態(tài)的相變材料流動性很大，原子的遷移率增加，可能會引起材料成分的偏析，進而引起材料結(jié)構(gòu)的變化，最終導(dǎo)致材料的電阻、熔化溫度、結(jié)晶溫度和相變時間等參數(shù)的變化，使得器件單元在原來的操作條件下不能順利實現(xiàn) 相變區(qū)域的可逆 相變而引起失效； 4 器件單元電阻的分散性問題，由于器件單元之間 由工藝的波動而引起的結(jié)構(gòu)與尺寸等方面的差異， 會造成不同 存儲 單元的電阻不同，甚至 有較大 差異， 如果 電阻的分散性 導(dǎo)致 低阻態(tài)的高阻值 發(fā)生 交叉，將導(dǎo)致 存儲 失 效； 5 存儲單元之間的干擾問題，隨著器件 減小和 存儲 密度增 大 ， 存儲 單元之間的距離就會變得越來越小，當(dāng)一個 存儲 單元中的相變材料處于熔化狀態(tài)時， 其熱擴散使 鄰 近 的 存儲 單元 的 結(jié)晶 程度受影響 ，嚴(yán)重時會把原有的記錄信息擦除掉，從而產(chǎn)生失效。 因此，要從根本上解決 存儲 單元的失效問題，必須深入研究相變材料的組分穩(wěn)定性、 存儲 單元中多層膜的應(yīng)力問題與熱力學(xué)問題、電極材料與相變材料之間的匹配問題以及二者之間界面的粗 糙度問題等，總結(jié)出不同失效類型的機理，并提出相應(yīng)的解決方案， 解決 這些問題 ，才能 提高器件的穩(wěn)定性 。 4、 片優(yōu)化設(shè)計 在解決了存儲單元（ 11致性與可靠性的前提下， 讀 、 寫 、 擦驅(qū)動電路 對其進行穩(wěn)定、可靠的操作就成為 片設(shè)計的核心， 根據(jù) 存儲 單元測試結(jié)果，優(yōu)化讀 、 寫 、 擦驅(qū)動電路，通過調(diào)整電流電壓驅(qū)動模式及對寫、擦結(jié)果監(jiān)控，實現(xiàn)對存儲單元穩(wěn)定、快速的最優(yōu)化操作；通過輸出穩(wěn)定的讀激勵及相關(guān)保護電路設(shè)計，實現(xiàn)對存儲單元準(zhǔn)確、快速及無破壞性讀出；為實現(xiàn)商用芯片所必須具備的芯片級可靠與一致性，在存儲芯片外圍電路中應(yīng)加入內(nèi)建自優(yōu)化電路，在芯片上電時，內(nèi)建自優(yōu)化電路將對存儲單元的性能 ，在各種應(yīng)用背景環(huán)境 下 進行檢測與評估，根據(jù)評估結(jié)果自動對驅(qū)動電路等相關(guān)電路進行優(yōu)化配置，以實現(xiàn)批量生產(chǎn)時芯片級一致性與高可靠性；通過在存儲芯片外圍電路中增加內(nèi)建自測試電路， 通 電激活后可實現(xiàn)部分測試功能，降低外部測試復(fù)雜度，減少測試時間，從而達到降低測試成本的目的。 （ 1） 驅(qū)動電路設(shè)計關(guān)鍵問題：相對于目前主流的 變存儲器的存儲單元有著完全不同的存儲機理，因此，對讀 、寫 、 擦驅(qū)動電路的要求將完全不同。相變存儲器存儲單元狀態(tài)通過電阻值來表達，存儲介質(zhì)處于多晶態(tài)時，其電阻值較低，而處于非晶態(tài)時，電阻值較高，二 者阻值可相差 1 2個數(shù)量級以上。作為可批量生產(chǎn)的商用存儲芯片，必須具有高性能、高可靠性和長壽命， 對 驅(qū)動電路 要 求是 ： 在各種應(yīng)用環(huán)境下、在與其他器件集成構(gòu)造應(yīng)用系統(tǒng)的過程中，能實現(xiàn)存儲單元在高阻狀態(tài)和低阻狀態(tài)間穩(wěn)定轉(zhuǎn)變，多次操作后，存儲單元阻值穩(wěn)定集中，不會隨操作次數(shù)增加而出現(xiàn)阻值漂移、操作失敗等問題；操作速度快，以保證高速穩(wěn)定讀寫；操作電壓電流低，以保證低功耗；操作對存儲單元無破壞性風(fēng)險，保護存儲單元，以保證芯片長壽命。如何設(shè)計驅(qū)動電路，以滿足以上要求將是本項目需要解決的關(guān)鍵問題。 （ 2） 內(nèi)建自優(yōu)化設(shè)計關(guān)鍵問題：相 變存儲器作為一項新技術(shù)，存儲機理須進一步清晰，納米尺度 存儲單元的制備工藝 還需 解決 許多關(guān)鍵問題 ，在商用化最初階段，單片 而 實商用芯片必須具備芯片級可靠 性 與一致性， 因此 在存儲芯片外圍電路中加入內(nèi)建自優(yōu)化電路，在芯片上電時，內(nèi)建自優(yōu)化電路將對存儲單元的性能進行檢測與評估，根據(jù)評估結(jié)果自動對驅(qū)動電路等相關(guān)電路進行優(yōu)化配置，以實現(xiàn)批量生產(chǎn)時芯片級一致性與高可靠性。如何設(shè)計內(nèi)建自優(yōu)化電路，實現(xiàn)準(zhǔn)確的存儲單元性能評估，以及自優(yōu)化算法將是本項目需要解決的 關(guān)鍵問題。 （ 3） 內(nèi)建自測試設(shè)計 的 關(guān)鍵問題 是： 商用存儲器芯片，從成本分析結(jié)果可知，測試成本已經(jīng)超過硅片成本成為左右生產(chǎn)成本的重要因素，如何降低測試成本將成為降低批量生產(chǎn)成本、提升產(chǎn)品市場競爭力的重要手段。降低測試成本可通過內(nèi)建自測試設(shè)計來實現(xiàn)：通過在存儲芯片外圍電路中增加測試電路，上電激活后可實現(xiàn)部分測試功能，降低外部測試復(fù)雜度，減少測試時間，從而達到降低測試成本的目的。因此，如何設(shè)計測試電路，在增加盡量少的硅片面積的代價下，實現(xiàn)盡可能多的測試功能，以降低芯片綜合成本將是本項目需要解決的關(guān)鍵問題。 5、 片測試方法優(yōu)化 在各種應(yīng)用背景下的存儲單元的存儲參數(shù)的測試是針對材料、存儲結(jié)構(gòu)、電路設(shè)計的依據(jù)， 改造單元測試平臺，實現(xiàn)相變瞬態(tài)過程的監(jiān)測，為存儲芯片驅(qū)動電路的設(shè)計提供數(shù)據(jù)依據(jù)；依據(jù)測試結(jié)果，結(jié)合芯片設(shè)計內(nèi)容，建立并不斷完善 元及存儲芯片各級失效模型及 系；在商用 8 英寸 及 12英寸 測試機臺上完成 儲芯片測試流程改造和優(yōu)化，實現(xiàn) 高速、準(zhǔn)確、無破壞性的測試；利用改造過的測試機臺，完成 測試， 根據(jù)各種應(yīng)用背景， 基于所建立的失效模型及 系，對測試結(jié)果進行統(tǒng)計及分析 ，為 材料篩選、存儲 單元制備工藝優(yōu)化及存儲芯片電路設(shè)計優(yōu)化提供數(shù)據(jù)依據(jù)。 6、 前沿探索研究 3D（三維） 構(gòu)制造方法的驗證與實現(xiàn)。高密度集成電路始終是集成電路發(fā)展的重要方向， 3以獲得了全球各大公司的廣泛關(guān)注。中科院上海微系統(tǒng)所結(jié)合本所優(yōu)勢和具有良好基礎(chǔ)的圓晶鍵合技術(shù)，提出了采用鍵合方法制造 3D 技術(shù)有望大幅提升公司未來產(chǎn)品的存儲容量，獲得相比于競爭對手更小的存儲單元面積。在此前沿方向的探索過程中，需要通過各種創(chuàng)新手段和工藝優(yōu)化解決硅材料與金屬電極 之間的鍵合問題，從而獲得較少的界面缺陷、較低的接觸電阻、較強的粘附力較好的成品率。該研究最初會在中科院上海微系統(tǒng)所的實驗室開展，獲得一定的技術(shù)參數(shù)后，將轉(zhuǎn)移到中芯國際的生產(chǎn)線上開展進一步的研發(fā)工作，最終獲得具有商業(yè)化價值的 3D 藝 。 二、預(yù)期目標(biāo) 實現(xiàn) 是要制造出滿足用戶要求的批量產(chǎn)品，所以要從芯片本身的性能提升與具體應(yīng)用中工藝集成所面臨問題去研究，海量存儲、低功耗與應(yīng)用的高可靠性是 模制造技術(shù)是產(chǎn)業(yè)化的關(guān)鍵，以此確定本項目的總體目標(biāo)。 總體目標(biāo)： 本項目針對未來 5量存儲、不同應(yīng)用環(huán)境與系統(tǒng)集成所面臨的材料 納米尺度可逆相變機理、 存儲單元熱平衡下低功耗、 存儲過程 中擦 /寫的 有效操作等核心科學(xué)問題， 發(fā)現(xiàn) 新型相變材料體系 、 開展 以存儲數(shù)據(jù)保持力為核心的存儲性能的優(yōu)化研究，實現(xiàn)海量存儲用 新型相變材料 的快速篩選 ；開展新型 低功耗、高可靠存儲單元的設(shè)計與批量制備技術(shù)研究， 解決存儲性能的可靠性與一致性問題，提高存儲單元的讀寫速度、擦寫次數(shù)和 數(shù)據(jù)保持力；圍繞 45展以讀、寫、擦穩(wěn)定驅(qū)動為核心 的芯片設(shè)計與工藝集成的研究， 實現(xiàn)與 其 統(tǒng)地解決相關(guān)科學(xué)技術(shù)問題，獲得一系列具有自主知識產(chǎn)權(quán)的核心技術(shù)，為實現(xiàn)高速、高密度、低功耗、長壽命的可靠 培養(yǎng)一批產(chǎn)、學(xué)、研高水平的科技人才；為 我國 非 揮發(fā) 半導(dǎo)體存儲器產(chǎn)業(yè) 的可持續(xù)發(fā)展提供強大技術(shù)與人才的支撐 。 五年預(yù)期目標(biāo)： 本項目五年的預(yù)期目標(biāo)主要體現(xiàn)在解決 量產(chǎn)品 關(guān)鍵基礎(chǔ)科學(xué)問題，開發(fā) 具有自主知識產(chǎn)權(quán)的核心技術(shù)。具體目標(biāo)包括： 1. 通過使用穩(wěn)定的二元固相、電中性 (符合化學(xué)計量比 )、 r 、4) sr 這四個原則 ， 快速設(shè)計出新型相變材料的相圖和 相圖中性能最優(yōu)良的組份，通過納米組裝與加工工藝實現(xiàn)對材料的存儲性能、納米尺寸效應(yīng)、高密度串?dāng)_ 、數(shù)據(jù)保持力實驗評估，提供 5種以上材料進入工程化開發(fā) ， 在 8臺上， 實現(xiàn) 材料優(yōu)良 的膜厚均勻性與性能一致性，為 芯片的研制 奠定 材料 基礎(chǔ)。 2. 基于中芯國際 45在 與其 兼容的 12英寸 工 平臺 上 ，開展 海量 包括浸入式曝 光、填充、刻蝕、拋光等工藝以及新型二極管的開發(fā)工藝）的開發(fā) ，解決面臨的關(guān)鍵科學(xué)技術(shù)問題 ，設(shè)計 并制備出高性能存儲單元，通過其 失效 分析 ， 優(yōu)化 1個可逆相變電阻和一個二極管）存儲單元的集成工藝 ，實現(xiàn)成套的批量制備技術(shù)， 獲得具有我國自主知識產(chǎn)權(quán)的工藝。 3. 解決相變材料與電極材料的納米填充難題，完成 8成海量存儲新材料工程化的驗證平臺，存儲單元主要性能達到如下指標(biāo)：相變區(qū)域尺寸為 50距為 150作電流小于 作時間小于 100勞次數(shù)大于 107次，數(shù)據(jù)保持力優(yōu)于 列成品率在 90%以上。 4. 針對存儲芯片的不同應(yīng)用和存儲 單元 存在的問題 ，優(yōu)化讀 、 寫 、 擦驅(qū)動電路，實現(xiàn)對存儲單元穩(wěn)定、快速的操作；在 芯片 外圍加入自優(yōu)化電路，對存儲單元性能進行測 試 與評估， 實現(xiàn) 優(yōu)化配置， 滿足 芯片一致性與高可靠性 的要求 ； 在芯片 外圍 加入 自測試電路， 通電 后可實現(xiàn)部分 預(yù) 測試功能，減少測試時間，降低測試成本。 完成 存儲容量達 1寫 、 擦驅(qū)動電路最大可提供 2部集成電荷泵 滿足讀、寫操作要求 ；可控時鐘電路 的 寫 、 擦脈沖寬度最低達到 10出電壓控制在 100內(nèi)以保證無 破壞 的讀出，讀出速度不低于 50計方案通過試驗芯片的驗證。 5. 改造單元測試平臺，實現(xiàn)相變瞬態(tài)過程監(jiān)測，為芯片驅(qū)動電路的設(shè)計提供數(shù)據(jù)依據(jù)； 測試結(jié)果 與 芯片設(shè)計結(jié)合，建立 成 8寸 商用 儲芯片測試 系統(tǒng)的建立、相應(yīng)測試 流程 的制定與 優(yōu)化，實現(xiàn)高速、準(zhǔn)確 與 無破壞性的測試；基于所建立的失效模型，對測試結(jié)果進行統(tǒng)計及分析，為 芯片 設(shè)計 與 工藝優(yōu)化提供數(shù)據(jù)依據(jù)。 6. 在新一代納米非揮發(fā)半導(dǎo)體存儲技術(shù) 過程中 獲得創(chuàng)新 的研究成果，擁有一批具有自主知識產(chǎn)權(quán)的發(fā)明專利和核心技術(shù)，為 5術(shù) 基礎(chǔ) ， 發(fā)表 50 篇以上的論文，申請 和授權(quán)80項以上的發(fā)明專利。 7. 培養(yǎng)和建立一支 100人左右的具有國際水平的納電子材料與器件的科研隊伍。 三、研究方案 本項目 以解決納米非揮發(fā) 量化的與材料、器件結(jié)構(gòu)、集成工藝與測試相關(guān)的 關(guān)鍵基礎(chǔ)科學(xué)問題和擁有若干具有自主知識產(chǎn)權(quán)的核心技術(shù)為目標(biāo)，圍繞我國非揮發(fā) 獨立式與 嵌入式半導(dǎo)體存儲技術(shù) 發(fā)展的重大需求， 從產(chǎn)品的定位與具體的應(yīng)用出發(fā)， 重點從 新材 料體系、 納米尺寸效應(yīng)機制研究、大規(guī)模制造技術(shù)所帶來的科學(xué)問題、高密度大容量 在 牽引 下 ，將新材料體系、 規(guī)模制造技術(shù)、設(shè)計技術(shù) 、測試技術(shù)及理論模擬等方面研究工作有機結(jié)合， 實現(xiàn)材料、結(jié)構(gòu)、設(shè)計的創(chuàng)新， 為 術(shù) 提供科學(xué)依據(jù)與 解決方案。 從技術(shù)途徑上，將以國家 863計劃項目 “ 納電子器件 、“ 納米 和“ 的研究成果為基礎(chǔ)，重點開展新材料 篩選方法 、 規(guī)模制造技術(shù)涉及 的科學(xué)問題及新 設(shè)計與測試方法等方面的 工作， 注重把握國際上該領(lǐng)域的重大科技發(fā)展動向，特別是抓住硅 理好總體技術(shù)路線可行性和創(chuàng)新性的關(guān)系，力求在新材料、 海量存儲 計方法 與 測試方法 、大規(guī)模 制造關(guān)鍵技術(shù) 等方面探索出新的解決方案。 在項目具體實施過程中我們將強調(diào)材料創(chuàng)新、 工藝 創(chuàng)新、 設(shè)計 創(chuàng)新和針對應(yīng)用的系統(tǒng)集成創(chuàng)新等，主要的創(chuàng)新點 或 特色包括以下幾個方面： (1) 新材料研究方面： 主要創(chuàng)新點是創(chuàng)立了新的篩選材料的理論體系，可實現(xiàn)快速、高效的新材料體系篩選及組分優(yōu)化。 通過使 用穩(wěn)定的二元固相、電中性 (符合化學(xué)計量比 )、 r 、 4) sr 這四個原則 ，快速設(shè)計出新型相變材料的相圖 ， 相圖中最為可能的性能優(yōu)良組份通過納米組裝與加工工藝實現(xiàn)對材料的存儲性能、納米尺寸效應(yīng)、高密度串?dāng)_的實驗驗證，進一步研究 8現(xiàn)膜厚的均勻性與性能的一致性，為存儲陣列的制備奠定基礎(chǔ)。 (2) 高密度 面： 單元尺寸等比例縮小的能力 ， 通過納米組裝與加工工藝實現(xiàn)對材料的存儲性能、納米尺寸效應(yīng)、高密度串?dāng)_的實驗驗證，進一步研究 8、12英寸材料的制備工藝，為 高密度 存儲陣列的制備奠定基礎(chǔ)。 對 鄰單元之間操作時的熱串?dāng)_對器件的影響是一個比較關(guān)注的問題。當(dāng)不斷降低器件尺寸的時候，在高密度器件中，單元之間的尺寸通常只有光刻特征尺寸量級。此時，對器件單元施加較高的電流脈沖的時候，相鄰單元將可能達到晶化溫度點，如此將使得存儲于其中的信息喪失殆盡。 因此，深入研究高密度器件單元之間的串?dāng)_問題對于實現(xiàn)大容量存儲至 關(guān)重要，同時篩選合適的絕熱材料，以獲得高密度下器件單元的最佳存儲性能。 (3) 大 規(guī)模制造技術(shù)涉及的科學(xué)問題 方面： 首次系統(tǒng)開展 基于中芯國際 452英寸 展高密度、大容量 括浸入式曝光、填充、刻蝕、拋光等工藝以及新型二極管的開發(fā)工藝）的開發(fā)及所涉及科學(xué)問題的探討，優(yōu)化納米 1個可逆相變電阻和一個二極管）存儲單元的集成工藝及其失效機制分析。具 體將圍繞相變材料的物理及電學(xué)特性，設(shè)計相應(yīng)的器件結(jié)構(gòu)和工藝流程，排除與現(xiàn)有工藝在材料、工藝集成、器件性能和可靠性等方面的非兼容性，獲得具有我國自主知識產(chǎn)權(quán)的工藝。 (4) 芯片設(shè)計優(yōu)化方面。開展高密度大容量 根據(jù)單元測試結(jié)果，優(yōu)化讀寫擦驅(qū)動電路，通過調(diào)整電流電壓驅(qū)動模式及對寫、擦結(jié)果監(jiān)控，實現(xiàn)對存儲單元穩(wěn)定、快速的最優(yōu)化操作；通過輸出穩(wěn)定的讀激勵及相關(guān)保護電路設(shè)計，實現(xiàn)對存儲單元準(zhǔn)確、快速及無破壞性讀出；為實現(xiàn)商用芯片所必須具備的芯片級可靠與一致性，在存儲芯片外圍電路中應(yīng)加入內(nèi)建自優(yōu)化電路 ，在芯片上電時，內(nèi)建自優(yōu)化電路將對存儲單元的性能進行檢測與評估，根據(jù)評估結(jié)果自動對驅(qū)動電路等相關(guān)電路進行優(yōu)化配置，以實現(xiàn)批量生產(chǎn)時芯片級一致性與高可靠性；通過在存儲芯片外圍電路中增加內(nèi)建自測試電路，上電激活后可實現(xiàn)部分測試功能，降低外部測試復(fù)雜度，減少測試時間，從而達到降低測試成本的目的。 (5) 芯片 測試 方面：改造單元測試平臺，實現(xiàn)相變瞬態(tài)過程的監(jiān)測，為存儲芯片驅(qū)動電路的設(shè)計提供數(shù)據(jù)依據(jù)；依據(jù)測試結(jié)果，結(jié)合芯片設(shè)計內(nèi)容，建立并不斷完善 商用 8英寸及 12英寸 測試機臺 上完成 現(xiàn) 確、無破壞性的測試；利用改造過的測試機臺，完成 于所建立的失效模型及 測試結(jié)果進行統(tǒng)計及分析，為單元制備工藝優(yōu)化及存儲芯片電路設(shè)計優(yōu)化提供數(shù)據(jù)依據(jù)。 主要技術(shù)方案： 1) 規(guī)模制造技術(shù)方面： 具有技術(shù)與市場競爭力的 2英寸的 65此為了下一步 大規(guī)模生產(chǎn)，本項目將提前部署相關(guān)技術(shù)的開發(fā)工作，主要圍繞 12 英寸工藝平臺各單項工藝的優(yōu)化。前道 藝將采用中芯國際標(biāo)準(zhǔn) 45藝線，側(cè)重于 1D 的工藝開發(fā)，后道 1R 的制造將通過新建的 12 英寸 用平臺完成： 備用于相變材料和上電極材料的制備；刻蝕 /洗設(shè)備主要用于清洗技術(shù)開發(fā)。這其中包含的關(guān)鍵技術(shù)可能有：二極管的制備技術(shù)探索；更小納米尺寸電極的制備；更小納米尺寸圖形的相變材料填充技術(shù)；相變材料的拋光工藝；拋光后的清洗技術(shù)；單項工藝的集成技術(shù)； 1件單元的失效分析。上述關(guān)鍵技術(shù)的研發(fā)及突破 ，將為 片大規(guī)模生產(chǎn)提供基礎(chǔ)技術(shù)支持。具體技術(shù)方案如圖 2所示。 中芯國際標(biāo)準(zhǔn) 65/45n M 藝平臺12 英寸工藝平臺關(guān)鍵技術(shù)1拋光工藝工藝集成1R 制造、集成工藝平臺刻蝕 /C 洗清洗技術(shù)藝平臺前道 工藝平臺英寸工藝平臺英寸工藝平臺關(guān)鍵技術(shù)制造制造小電極小電極納米填充納米填充相變材料刻蝕拋光工藝相變材料刻蝕拋光工藝工藝集成工藝集成測試參數(shù)提取測試參數(shù)提取失效分析失效分析后道 制造、集成工藝平臺后道 制造、集成工藝平臺刻蝕刻蝕 清洗清洗清洗技術(shù)清洗技術(shù)試驗芯片試驗芯片芯片測試芯片測試圖 2 基于 12英寸工藝 2) 芯片設(shè)計方面： 讀 、 寫 、 擦驅(qū)動電路是 主要功能是根據(jù)存儲器所接收的讀寫操作指令，產(chǎn)生相應(yīng)的讀 、 寫 、擦操作 脈沖 ，從而實現(xiàn)指定存儲單元的狀態(tài)讀取或狀態(tài)改變，讀寫擦驅(qū)動電路的設(shè)計是否能夠滿足存儲單元的要求直接影響到存儲芯片的性能與可靠性。讀 、寫 、 擦操作 的 關(guān)鍵要素 是 ：脈沖形式（恒流恒壓等），脈沖幅值（電流值及電壓值）、脈沖寬度、脈沖沿寬度 等。圍繞這些要素，以實現(xiàn)規(guī)模化生產(chǎn)為目的，讀 、寫 、 擦驅(qū)動電路的研究與驗證將從如下幾個方向上進行： (1) 高精度脈寬控制，引入鎖相環(huán)電路，根據(jù)多種定時需求產(chǎn)生多級時鐘。從目前的測試情況來看，讀寫擦的脈沖激勵需求均不相同，因此，驅(qū)動電路應(yīng)該能夠?qū)崿F(xiàn)多種脈寬控制輸出。為保證對不同脈寬的精確控制，同時為實現(xiàn) 別的高速讀寫，脈沖寬度控制電路需要基于數(shù)百兆頻率的時鐘工作。然而，由于高速信號的傳輸對線路及 口提出了過高的要求，難以直接通過外部 腳輸入需要的高頻時鐘信號，而是通過鎖相環(huán)電路，利用其鎖相及倍頻 功能，將外部輸入的低頻穩(wěn)定時鐘信號轉(zhuǎn)變?yōu)槲覀冃枰母咚贂r鐘信號，滿足納秒級高精度脈寬控制的需求。 (2) 恒流與恒壓兩種不同操作模式的驗證及結(jié)合應(yīng)用。恒流與恒壓脈沖對存儲單元的作用效果是不相同的，從目前國際上 儲芯片的開發(fā)情況可以了解到，兩種脈沖形式都曾被用到存儲器芯片中。由于 樣的脈沖形式是否能夠同時滿足種操作的要求以及什么樣的脈沖形式組合能夠達到最好的操作效果仍需要研究，因此，設(shè)計中同時引入恒流及恒壓源用于產(chǎn)生讀 、 寫 、 擦 脈沖 ，并提供不同的組合應(yīng)用方式，為探索適用于規(guī)?；a(chǎn)的存儲器驅(qū)動設(shè)計提供研究手段。 (3) 實現(xiàn)可靈活調(diào)整的精確電流源。為保證芯片中所有存儲單元操作特性的一致性，要求操作每個存儲單元時，驅(qū)動電路產(chǎn)生完全相同的激勵，因此，不同位線的驅(qū)動電路需要從同一個基準(zhǔn)電流源通過鏡像電路產(chǎn)生。為了提高輸入電流與輸出電流之間的匹配精度，目前常見的電路采用電阻作匹配元件以提高電流之間的匹配性能，鏡像電路的匹配精度依賴于匹配電阻的匹配精度，但實現(xiàn)高精度的電阻匹配是非常困難的。針對這一問題，已經(jīng)申請了多項專利，例如通過引入運放實現(xiàn)鏡像 管高精度匹配等。 (4) 引入電荷泵電路，實現(xiàn)可靈活調(diào)整的精確電壓源。在工藝小于 以需要升壓電路，把電源電壓升到 3前升壓電路有兩種，一種是電感開關(guān)式 C，需要外置電感，而且 以解決；另一種是電荷泵式的C，這種 滿足不同的內(nèi)部電壓需求。 (5) 靈敏放大器是讀出電路中重要的電路模塊，為保證在讀出時不影響單元的狀態(tài)，讀出激勵將比寫擦激勵小得多；同時，根據(jù)目前的存儲單元測試結(jié)果，盡管高低阻有 1高低阻阻值各自的分布范圍也已達 1 個數(shù)量級；此外，為保證高速讀出，靈敏放大電路必須實現(xiàn)納秒級的讀出相應(yīng)速度。在這種情況下， (6) 驅(qū)動電路所產(chǎn)生的讀寫擦激勵的一致性可以通過以上多種手段來保證，但存儲單元在初期因工藝不穩(wěn)定等因素導(dǎo)致本征操作特性仍有一定的分散性，因此，仍然會影響到存儲器所 有存儲單元的操作一致性。內(nèi)建自優(yōu)化及內(nèi)建自修復(fù)等電路的實現(xiàn)將在一定程度上改善這一問題。從存儲器發(fā)展的經(jīng)驗看，一款優(yōu)秀的存儲器產(chǎn)品，必定是經(jīng)過修復(fù)與優(yōu)化的產(chǎn)品。 四、年度計劃 年度 研究內(nèi)容 預(yù)期目標(biāo) 第 一 年 項目總體方案設(shè)計與規(guī)劃，包括項目實施路線設(shè)計、重點單項工藝開發(fā)技術(shù)方案規(guī)劃、主要節(jié)點目標(biāo)設(shè)置、人員分配方案制定、所需實驗條件落實、經(jīng)費分配大致情況等的總體安排。 可實現(xiàn)高密度存儲的 文獻調(diào)研，靶材與襯底材料定購，單項工藝開發(fā)所需版圖設(shè)計、繪制、加工合同簽署 、版圖加工。 常規(guī)相變材料 及自主開發(fā)的 圖繪制及其組分偏差對結(jié)構(gòu)與結(jié)晶性能的影響研究。 括薄膜組分優(yōu)化、結(jié)構(gòu)表征、電學(xué)性能研究。 研究相變材料的第一性原理計算模型建立及優(yōu)化。 單項納米加工工藝的初步研究，包括納米曝光、填充、刻蝕和拋光工藝優(yōu)化，重點研究包含特征尺寸為孔徑 70 90距 150 2002英寸相變材料的納米填充、拋光、刻蝕工藝。 驅(qū)動二極管的結(jié)構(gòu)設(shè)計、關(guān)鍵單項工藝開發(fā)、集成工藝初步探索。 基于 45芯片設(shè)計數(shù)據(jù)庫的學(xué)習(xí)與熟悉。 基于 12英寸整片測試的測試系統(tǒng)調(diào)研及測試方法設(shè)計。 形成可實施的總體項目具體計劃和單項工藝開發(fā)研究具體執(zhí)行方案，作為項目實施的指導(dǎo)大綱，并把各研究任務(wù)分配到人，形成可具體實施的實驗方案。 設(shè)計出 1 2種高密度 完成包含孔徑為 70 90距為 150 200用于 12英寸 完成常規(guī)相變材料 及自主開發(fā)的 料相圖繪制及其組分偏差對結(jié)構(gòu)與結(jié)晶性能的 影響評估工作。 研制出 2 4種 初步建立可針對相變材料進行第一性原理計算的模型。 初步完成相變材料的納米曝光、填充、刻蝕和拋光工藝優(yōu)化，建立較完善的納米加工工藝手冊，制備出包含相變材料特征尺寸為孔徑 70 90距 150 200 12 英寸樣品，用于下一步的 1 完成基于 4512 英寸的驅(qū)動二極管結(jié)構(gòu)設(shè)計，開發(fā)出其關(guān)鍵單項工藝。 提出基于 12 英寸整片測試的測試系統(tǒng)的整體方案。 發(fā)表論文 10 篇，申請或授權(quán)專利 16項。 年度 研究內(nèi)容 預(yù)期目標(biāo) 第 二 年 深入研 究相變材料的第一性原理計算模型建立及優(yōu)化，研究材料特性、體系變化和電學(xué)參數(shù)變化對建模的影響。并利用建立的模型模擬常規(guī)相變材料以及新型相變材料的結(jié)構(gòu)、能帶、結(jié)晶狀況等信息。 系統(tǒng)深入研究納米曝光、填充、刻蝕和拋光工藝，研究不同工藝之間的集成問題，重點研究包括包含特征尺寸為孔徑 70 90距 150 2002英寸相變材料的納米填充、拋光、刻蝕工藝及其相互集成，研究存儲單元 1 相變材料納米刻蝕與拋光工藝涉及的機理研究。 利用開發(fā)的 1究新相變材料的存儲性能，主要包括單元的 勞特性、數(shù)據(jù)保持力等，通過大量數(shù)據(jù)統(tǒng)計與整理分析，評估新相變材料的實用價值。 驅(qū)動二極管的結(jié)構(gòu)設(shè)計優(yōu)化、關(guān)鍵單項工藝開發(fā)進一步開發(fā)、集成工藝系統(tǒng)研究、二極管性能測試。 基于 45儲陣列的劃分優(yōu)化、電路仿真、版圖設(shè)計；研究外圍電路實現(xiàn)方式及流片驗證，重點研究芯片驅(qū)動電路設(shè)計與優(yōu)化、內(nèi)建自優(yōu)化電路設(shè)計等。 基于 12英寸整片測試的測試系統(tǒng)改造，測試流程改造和優(yōu)化。 撰寫中期評估報告。 完成相變材料的第一性原理計算模型建立，并成功用于相變材料的理論模擬 。 完成基于 4512 英寸的納米曝光、填充、刻蝕和拋光工藝的優(yōu)化及集成，建立系統(tǒng)、完善的納米加工工藝手冊。 在大量研究刻蝕與拋光條件對圖形質(zhì)量影響的基礎(chǔ)上，初步總結(jié)出相變材料的納米刻蝕與拋光工藝涉及的機理問題。 在 12 英寸樣品上制備出存儲單元 1R 陣列，存儲單元主要性能達到如下指標(biāo)：相變區(qū)域尺寸為70距為 150作電流小于 作時間小于 100勞次數(shù)大于 107次，陣列成品率在 80%以上。 提供系統(tǒng)評估新型相變材料綜合性能的技術(shù)指標(biāo)測試報告，其數(shù)據(jù)保持力在同等條件 下優(yōu)于 完成基于 4512 英寸的驅(qū)動二極管制備的基本工藝開發(fā)，制備出具備完整功能的二極管，其特征尺寸小于 100動電流大于 1 完成芯片驅(qū)動電路設(shè)計與優(yōu)化、內(nèi)建自優(yōu)化電路設(shè)計等工作 。 初步建立基于 12 英寸整片的存儲單元和芯片的擦寫與疲勞特性測試系統(tǒng)，實現(xiàn)相變瞬態(tài)過程監(jiān)測。 完成中期評估報告。 發(fā)表論文 10 篇，申請或授權(quán)專利 18項。 年度 研究內(nèi)容 預(yù)期目標(biāo) 第 三 年 包含特征尺寸為孔徑 50 70距 100 150制、加工合同簽署、版圖加工。 研制的新型相變 材料相圖繪制及其組分偏差對結(jié)構(gòu)與結(jié)晶性能的影響研究；利用已建立的相變材料第一性原理計算模型模擬組分偏差對新型相變材料的結(jié)構(gòu)、能帶、結(jié)晶狀況等信息。 包含更小尺寸圖形樣品的單項納米加工工藝的研究，包括納米曝光、填充、刻蝕和拋光工藝優(yōu)化，重點研究包含特征尺寸為孔徑 50 70距 1001502英寸相變材料的納米填充、拋光、刻蝕工藝。 相變材料納米刻蝕與拋光工藝涉及的機理研究。 驅(qū)動二極管的集成工藝進一步優(yōu)化。 為了降低測試成本，研究內(nèi)建自測試設(shè)計的方案及其優(yōu)化、電路仿真、版圖設(shè)計；開展大容量芯片設(shè)計工作，整理出外圍電路實現(xiàn)方式，特別是芯片驅(qū)動電路設(shè)計可能面臨的難點問題，提出解決方案，并通過流片驗證其可行性。 利用已建立的 12 英寸整片測試的測試系統(tǒng)，對特征尺寸為 70 90件單元的 1R 存儲性