132信號(hào)源類(lèi)題目分析信號(hào)源類(lèi)有實(shí)用信號(hào)源的設(shè)計(jì)和制作（第二屆，1995年）、波形發(fā)生器（第五屆，2001年）和電壓控制LC振蕩器（第六屆，2003年）。實(shí)用信號(hào)源的設(shè)計(jì)和制作（第二屆，1995年）要求設(shè)計(jì)制作一個(gè)正弦波和脈沖波信號(hào)源，頻率范圍20HZ20KHZ，低頻信號(hào)源。涉及到的基礎(chǔ)知識(shí)與制作能力包含RC振蕩器，脈沖振蕩器，數(shù)字可調(diào)電位器，單片機(jī)，數(shù)字顯示與控制等。波形發(fā)生器（第五屆，2001年）要求設(shè)計(jì)制作一個(gè)能產(chǎn)生正弦波、方波、三角波和由用戶(hù)編輯的特定形狀波形的波形發(fā)生器，頻率范圍100HZ20KHZ，低頻信號(hào)源。涉及到的基礎(chǔ)知識(shí)與制作能力包含單片機(jī)或者可編程邏輯器件，存儲(chǔ)器，數(shù)字顯示與控制，濾波器等。電壓控制LC振蕩器（第六屆，2003年）要求設(shè)計(jì)制作一個(gè)電壓控制LC振蕩器，頻率范圍15MHZ35MHZ，高頻信號(hào)源。涉及到的基礎(chǔ)知識(shí)與制作能力包含單片機(jī)或者可編程邏輯器件，PLL，LC振蕩器，數(shù)字顯示與控制，濾波器，高頻功率放大器等。各題目具體要求如下1實(shí)用信號(hào)源的設(shè)計(jì)和制作2（第2屆，1995年）（1）設(shè)計(jì)任務(wù)在給定15V電源電壓條件下，設(shè)計(jì)并制作一個(gè)正弦波和脈沖波信號(hào)源。（2）設(shè)計(jì)要求基本要求第1部分正弦波信號(hào)源A信號(hào)頻率20HZ20KHZ步進(jìn)調(diào)整，步長(zhǎng)為5HZ。B頻率穩(wěn)定度優(yōu)于104。C非線性失真系數(shù)3。第2部分脈沖波信號(hào)源A信號(hào)頻率20HZ20KHZ步進(jìn)調(diào)整，步長(zhǎng)為5HZ。B上升時(shí)間和下降時(shí)間1S。C平頂斜降5。E脈沖占空比298步進(jìn)可調(diào)，步長(zhǎng)為2。第3部分上述兩個(gè)信號(hào)源公共要求A頻率可預(yù)置。B在負(fù)載為600時(shí)，輸出幅度為3V。C完成5位頻率的數(shù)字顯示。發(fā)揮部分A正弦波和脈沖波頻率步長(zhǎng)改為1HZ。B正弦波和脈沖波幅度可步進(jìn)調(diào)整，調(diào)整范圍為100MV3V，步長(zhǎng)為100MV。C正弦波和脈沖波頻率可自動(dòng)步進(jìn)，步長(zhǎng)為1HZ。D降低正弦波非線性失真系數(shù)。2波形發(fā)生器5（第五屆，2001年）（1）任務(wù)設(shè)計(jì)制作一個(gè)波形發(fā)生器，該波形發(fā)生器能產(chǎn)生正弦波、方波、三角波和由用戶(hù)編輯的特定形狀波形。示意圖如圖135所示。圖135波形發(fā)生器方框圖（2）要求基本要求A具有產(chǎn)生正弦波、方波、三角波三種周期性波形的功能。B用鍵盤(pán)輸入編輯生成上述三種波形（同周期）的線性組合波形，以及由基波及其諧波（5次以下）線性組合的波形。C具有波形存儲(chǔ)功能。D輸出波形的頻率范圍為100HZ20KHZ（非正弦波頻率按10次諧波計(jì)算）；重復(fù)頻率可調(diào)，頻率步進(jìn)間隔100HZ。E輸出波形幅度范圍05V（峰峰值），可按步進(jìn)01V（峰峰值）調(diào)整。F具有顯示輸出波形的類(lèi)型、重復(fù)頻率（周期）和幅度的功能。發(fā)揮部分A輸出波形頻率范圍擴(kuò)展至100HZ200KHZ。B用鍵盤(pán)或其他輸入裝置產(chǎn)生任意波形。C增加穩(wěn)幅輸出功能，當(dāng)負(fù)載變化時(shí)，輸出電壓幅度變化不大于3（負(fù)載電阻變化范圍100）。D具有掉電存儲(chǔ)功能，可存儲(chǔ)掉電前用戶(hù)編輯的波形和設(shè)置。E可產(chǎn)生單次或多次（1000次以下）特定波形（如產(chǎn)生1個(gè)半周期三角波輸出）。F其它（如增加頻譜分析、失真度分析、頻率擴(kuò)展200KHZ、掃頻輸出等功能）。3電壓控制LC振蕩器6（2003年，第六屆）（1）設(shè)計(jì)任務(wù)設(shè)計(jì)并制作一個(gè)電壓控制LC振蕩器。（2）設(shè)計(jì)要求基本要求A振蕩器輸出為正弦波，波形無(wú)明顯失真。B輸出頻率范圍15MHZ35MHZ。C輸出頻率穩(wěn)定度優(yōu)于103。D輸出電壓峰峰值VPP1V01V。E實(shí)時(shí)測(cè)量并顯示振蕩器輸出電壓峰峰值，精度優(yōu)于10。F可實(shí)現(xiàn)輸出頻率步進(jìn)，步進(jìn)間隔為1MHZ100KHZ。發(fā)揮部分A進(jìn)一步擴(kuò)大輸出頻率范圍。B采用鎖相環(huán)進(jìn)一步提高輸出頻率穩(wěn)定度，輸出頻率步進(jìn)間隔為100KHZ。C實(shí)時(shí)測(cè)量并顯示振蕩器的輸出頻率。D制作一個(gè)功率放大器，放大LC振蕩器輸出的30MHZ正弦信號(hào)，限定使用E12V的單直流電源為功率放大器供電，要求在50純電阻負(fù)載上的輸出功率20MW，盡可能提高功率放大器的效率。E功率放大器負(fù)載改為50電阻與20PF電容串聯(lián)，在此條件下50電阻上的輸出功率20MW，盡可能提高放大器效率。F其它。（3）說(shuō)明需留出末級(jí)功率放大器電源電流IC0或ID0的測(cè)量端，用于測(cè)試功率放大器的效率。3方案例波形發(fā)生器8（1）基于單片機(jī)和EPLD的波形發(fā)生器基于DDFS原理的波形發(fā)生器方框圖如圖136所示。系統(tǒng)由波形產(chǎn)生電路、鍵盤(pán)輸入模塊、液晶顯示模塊、任意波形輸入模塊、波形AD采集模塊、頻譜分析模塊、單片機(jī)控制模塊組成。波形產(chǎn)生電路用EPLD控制DDFS電路，從存儲(chǔ)器讀出波形數(shù)據(jù)，把數(shù)據(jù)交給DA轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換得到模擬波形。鍵盤(pán)輸入模塊用8279控制4X4鍵盤(pán)，8279得到鍵盤(pán)碼，通過(guò)中斷服務(wù)程序把鍵盤(pán)信息送給單片機(jī)。此方案不用單片機(jī)控制鍵盤(pán)，使單片機(jī)可以騰出更多資源。液晶顯示模塊采用液晶顯示可以顯示很多信息，接口電路簡(jiǎn)單，控制方便。任意波形輸入模塊采用觸摸屏將手寫(xiě)的任意波形的數(shù)據(jù)從單片機(jī)串口送入系統(tǒng)，也可通過(guò)具有RS232接口的外設(shè)輸入波形數(shù)據(jù)，供單片機(jī)處理。波形AD采集模塊用MAX574，以10K速率對(duì)輸入信號(hào)進(jìn)行采集。頻譜分析模塊采用高效實(shí)序列FFT算法計(jì)算采樣信號(hào)的頻譜。單片機(jī)控制模塊系統(tǒng)的主控制器，控制其他模塊協(xié)調(diào)工作。圖136基于單片機(jī)和EPLD的波形發(fā)生器方框圖（2）基于單片機(jī)和FPGA的波形發(fā)生器（方案1）基于單片機(jī)和FPGA的波形發(fā)生器（方案1）方框圖如圖137所示。系統(tǒng)以單片機(jī)89C52為核心，89C52完成處理鍵盤(pán)數(shù)據(jù)、生成波形表存儲(chǔ)于雙口RAM中、控制LED顯示、控制DAC0832進(jìn)行幅值轉(zhuǎn)換、傳送頻率控制字K值給FPGA處理等功能。雙口RAM的使用減少了單片機(jī)和FPGA之間的通信，從而節(jié)省了單片機(jī)的資源，也使系統(tǒng)更為可靠。FPGA主要用于實(shí)現(xiàn)DDFS技術(shù)中累加器的功能，一方面在很大程度上提高了系統(tǒng)的速度，另一方面可以將單片機(jī)的外圍芯片74LS377、74TH373、74LS138、74IS02都集成在FPGA內(nèi)，既充分利用了FPGA的資源，又減少了單片機(jī)與外部的接口，提高了系統(tǒng)的可靠性。雙口RAM中傳輸出的數(shù)據(jù)經(jīng)DAC08完成數(shù)模轉(zhuǎn)換，由DAC032內(nèi)部的電阻分壓網(wǎng)絡(luò)實(shí)現(xiàn)幅度控制，繼而經(jīng)過(guò)二階巴特沃茲低通濾波器進(jìn)行濾波，再經(jīng)運(yùn)放和三極管進(jìn)行擴(kuò)流，從而得到任意一種具有一定帶載能力的所需波形。圖137基于單片機(jī)和FPGA的波形發(fā)生器方框圖（方案1）（3）基于單片機(jī)和FPGA的波形發(fā)生器（方案2）基于單片機(jī)和FPGA的波形發(fā)生器（方案2）方框圖如圖138所示。系統(tǒng)采用可編程邏輯器件（FPGA）完成硬件掃描、模擬波形的發(fā)生及輸出到D/A，由單片機(jī)實(shí)現(xiàn)系統(tǒng)控制。波形發(fā)生器采用直接數(shù)字合成技術(shù)，將要產(chǎn)生的波形數(shù)據(jù)存入FPGA的RAM中，然后在一定的頻率作用下使計(jì)數(shù)器循環(huán)計(jì)數(shù)，并且將計(jì)數(shù)器的輸出作為讀取波形存儲(chǔ)器RAM的地址，將讀出的波形數(shù)據(jù)送至DA轉(zhuǎn)換器，DA轉(zhuǎn)換器輸出的波形經(jīng)低通濾波處理后，輸出光滑的模擬信號(hào)。FPGA采用ALTERA公司生產(chǎn)的高速FPGA芯片（EPF10K10W844），DA轉(zhuǎn)換器采用DAC0832。單片機(jī)的控制部分主要實(shí)現(xiàn)以下功能，將需要的波形數(shù)據(jù)存儲(chǔ)在EPROM27C512中，單片機(jī)根據(jù)要輸出的波形獲取相應(yīng)的數(shù)據(jù)，經(jīng)處理后由8155的PA口傳輸給FPGA。單片機(jī)的P1口和P3口也與FPGA相連，作為控制口使用。FPGA接收到數(shù)據(jù)后存儲(chǔ)于自己的RAM中，采用硬件掃描技術(shù)將其發(fā)送給DAC0832（L），此時(shí)單片機(jī)也將由鍵盤(pán)輸入的幅值調(diào)整信息通過(guò)8155的PB口發(fā)送給DAC0832（2），用來(lái)控制DAC0832（L）的輸出幅值。最后，波形模擬量經(jīng)過(guò)4階巴特沃茲低通