1、數(shù)字電子技術典型題選一、填空題 （基礎型）1(66)10= ( ) 16= ( ) 8= ( ) 2 。2數(shù)字電路在穩(wěn)態(tài)時，電子器件(如二極管，三極管)處于開關狀態(tài)，即工作在 區(qū)和 區(qū)。3基本的邏輯關系有 ， ， 。5三態(tài)門的三種輸出狀態(tài)是 ， ， 6RS觸發(fā)器的特性方程為 ，約束條件 ， JK觸發(fā)器特性方程為 ，D觸發(fā)器特性方程為 ，T觸發(fā)器特性方程為 ，在工程實踐中，邊沿觸發(fā)的才叫觸發(fā)器，電平觸發(fā)的叫鎖存器3若，則它的對偶式為YD ，用反演定理求出= 7四位雙向移位寄存器74LS194的功能表如表所示。由功能表可知， 要實現(xiàn)保持功能，應使 ，S1= ，S0= ，當，S1=1，S0=0時，電

2、路實現(xiàn) 功能 8三個JK觸發(fā)器組成的計數(shù)器，最多有效狀態(tài)是 個 9一個班級有38個學生，采用二進制編碼器對每位學生進行編碼，則編碼器輸出至少（ ）位二進制數(shù)才能滿足要求。10輸出低電平有效的譯碼器應與（ ）數(shù)碼管匹配。(a.共陰 b.共陽)11（2A）16=（ ）10=（ ）2=（ ）8421BCD12. 用4個一位的全加器連接成4位全加器，則每一個全加器的進位輸入應該怎樣連接？（ ）（a.來自低位的進位輸出 b.來自高位的進位輸出）13某邏輯函數(shù)F的卡諾圖如圖所示，則F= 。14.在數(shù)字電路中，邏輯變量的值只有 2 個。 15.在邏輯函數(shù)的化簡中，合并最小項的個數(shù)必須是 2n 個。 16.化

3、簡邏輯函數(shù)的方法，常用的有 公式 和 卡諾圖 。 17.邏輯函數(shù)A、B的同或表達式為AB= /A/B+AB 。 T觸發(fā)器的特性方程Qn+1= T/Qn+/TQn。18.已知函數(shù)，反函數(shù)= （A+/B）*/（/A+C），對偶式Y= （/A+B）*/（A+/C） 。19. 4線10線譯碼器又叫做 2-10 進制譯碼器，它有 4 個輸入端和 個輸出端, 6 個不用的狀態(tài)。 20組合邏輯電路的輸出僅取決于該電路當前的輸入信號,與電路原來的狀態(tài) 有關 。 21TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和 高阻態(tài) 狀態(tài)。 22組成計數(shù)器的各個觸發(fā)器的狀態(tài)，能在時鐘信號到達時同時翻轉，它屬于 同步 計數(shù)器

4、。 23若要構成七進制計數(shù)器，最少用 個觸發(fā)器，它有 個無效狀態(tài)。 24根據(jù)觸發(fā)器結構的不同，邊沿型觸發(fā)器狀態(tài)的變化發(fā)生在CP 邊沿 時，其它時刻觸發(fā)器保持原態(tài)不變。 25由555定時器構成的單穩(wěn)態(tài)觸發(fā)器，若已知電阻R=500K，電容C=10F，則該單穩(wěn)態(tài)觸發(fā)器的脈沖寬度tw 。 26在555定時器組成的施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器三種電路中， 電路能自動產(chǎn)生脈沖信號，其脈沖周期T 。 27. 用555定時器組成的三種應用電路如圖所示，其中圖（a）、（b）、（c）分別對應的電路名稱是（a） ，（b） ，（c） 一、填空題 （綜合提高型）1施密特觸發(fā)器有 2 個穩(wěn)定狀態(tài).，單穩(wěn)態(tài)觸發(fā)器

5、有 1 個穩(wěn)定狀態(tài).，多諧振蕩器有 0 個穩(wěn)定狀態(tài)。2欲對160個符號進行二進制編碼，至少需要 位二進制數(shù)；16路數(shù)據(jù)分配器，其地址輸入端有 個；2n選1的MUX，其地址端有_個，其數(shù)據(jù)輸入端有_個3欲構成可將1kHZ的脈沖轉化為50HZ的脈沖的分頻器，該電路至少需要用 5 個觸發(fā)器；該電路共有 20 個有效狀態(tài)。某計數(shù)器的狀態(tài)轉換圖如圖所示，該計數(shù)器為 進制 法計數(shù)，它有 個有效狀態(tài)，該電路 （有或無） 自啟動能力？4. 8位移位寄存器，串行輸入時經(jīng) 個CP脈沖后，將得到8位數(shù)據(jù)的并行輸出；欲將其串行輸出，需經(jīng) 個CP脈沖后，數(shù)碼才能全部輸出。5分別寫出下圖（a）、（b）、（c）、（d）所示

6、電路中的輸出函數(shù)表達式：Y1= Y2= /(AB) ；Y3= /(AB) ； Y4= /(AB)*/(BC) ； 7如圖所示電路的邏輯表達式， F=1時的全部輸入變量取值組合有 12 個 二、選擇題：請將正確答案的序號填在橫線上。 1下列一組數(shù)中， 是等值的。 （A7）16 （）2 （166）10 A 和 B. 和 C. 和 2.在邏輯函數(shù)中的卡諾圖化簡中，若被合并的最小項個數(shù)越多（畫的圈越大），則說明化簡后 。 A乘積項個數(shù)越少 B. 實現(xiàn)該功能的門電路少 C該乘積項含因子少 3指出下列各式中哪個是四變量、的最小項（ ）A、；B、；C、；D、 4 的最小項之和的形式是 。 A. B. C.

7、5. 在下列各種電路中，屬于組合電路的有 。 A編碼器 B. 觸發(fā)器 C. 寄存器 674LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A0=100時，輸出 =。 .， B. C. 78線3線優(yōu)先編碼器74LS148的優(yōu)先權順序是I7，I6，I1，I0 ，輸出 Y2 Y1 Y0 ，輸入低電平有效，輸出為三位二進制反碼輸出。當 I7I6，I1I0 為時，輸出 Y2 Y1 Y0為 。 A011 B.100 C. 110 8在以下各種電路中，屬于時序電路的有 。 A反相器 B. 編碼器 C. 寄存器 D.數(shù)據(jù)選擇器 9RS觸發(fā)器當R=S=0時，Qn+1= 。 A0 B.1 C.Q

8、n D. Q 10施密特觸發(fā)器常用于對脈沖波形的 。 A延時和定時 B. 計數(shù)與寄存 C整形與變換 11. CPLD是基于，F(xiàn)GPA是基于。（A）A 乘積項，查找表 B查找表，乘積項C乘積項，乘積項D查找表，查找表12.以下單元電路中，具有“記憶”功能的單元電路是 A、加法器； B、觸發(fā)器；C、TTL門電路； D、譯碼器；13.對于CMOS與門集成電路，多余的輸入端應該 A 接高電平 B接低電平C 懸空 D 接時鐘信號如果TTL電路的輸入端開路，相當于接入 A 邏輯1 B邏輯0C 無法預測 D 有可能是邏輯1，也有可能是邏輯0。14.摩根定律（反演律）的正確表達式是： A、 B、C、 D、15

9、.JK觸發(fā)器實現(xiàn)T觸發(fā)器的功能時，J，K應該怎樣連接AJ=K=T BJ=K=D.CJ=0，K=1 DJ=D，K=16.同步時序電路和異步時序電路比較，其差異在于后者 。A.沒有觸發(fā)器 B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與內部狀態(tài)有關17. 要使JK觸發(fā)器的輸出Q從1變成0，它的輸入信號JK應為（ ）。A. 00 B. 01 C. 10 D. 無法確定18對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應使輸入T= 。A.0 B.1 C.Q D.19. 下列觸發(fā)器中，沒有約束條件的是 。A.基本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器20. 邏

10、輯函數(shù)的表示方法中具有唯一性的是 。A .真值表 B.表達式 C.邏輯圖 D.卡諾圖21.83線優(yōu)先編碼器（74LS148）中，8條輸入線同時有效時，優(yōu)先級最高為I7線，則輸出是（ ） A. 000 B. 010 C. 101 D. 11122. 七段顯示譯碼器是指（ ）的電路。A. 將二進制代碼轉換成09個數(shù)字 B. 將BCD碼轉換成七段顯示字形信號C. 將09個數(shù)轉換成BCD碼 D. 將七段顯示字形信號轉換成BCD碼23. 邏輯數(shù)F=A+A+B，當變量的取值為（ ）時，將出現(xiàn)冒險現(xiàn)象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=024.用n個觸發(fā)器構成計數(shù)器

11、，可得到最大計數(shù)模值是（ ） A. n B. 2n-1 C . 2n D. 2n-1 1 。A AB B BC A D 25在一個四變量（A,B,C,D）的邏輯函數(shù)中，下面各項為最小項的是 。A AC B ABCC D 26用JK觸發(fā)器實現(xiàn)D觸發(fā)器的功能，應該怎樣連接 A J=K=D B J=K=C J=D，K= D J=，K=D27對8個信號進行編碼時，至少需要使用的二進制代碼的位數(shù)為 位A 2 B 3C 4 D 528下列電路中，不屬于組合電路的是： A、數(shù)字比較器； B、寄存器；C、譯碼器； D、全加器；THGNDQ6213UOUIVCC8455529如圖，用555集成定時器構成的電路為

12、 A 多諧振蕩器B施密特觸發(fā)器C 單穩(wěn)觸發(fā)器D 譯碼器30如果TTL電路的輸入端開路，相當于接入 A 邏輯1 B邏輯0C 無法預測 D 有可能是邏輯1，也有可能是邏輯0。31用4個一位的全加器連接成4位全加器，則處在最低位的全加器的進位輸入應該怎樣連接？ A 接邏輯1 B接邏輯0C 與數(shù)據(jù)輸入連接 D與最高位的進位輸出連接 32兩個開關串聯(lián)控制一個燈，兩個開關全部閉合，燈才會亮，其邏輯關系是 A 與 B 或C 非 D 與非33下列邏輯代數(shù)運算錯誤的是： A、A+A=A； B、A C、AA = 1 D、A+；34.以下單元電路中，具有“記憶”功能的單元電路是：（ ）A、加法器； B、觸發(fā)器；C、

13、TTL門電路； D、譯碼器；35.JK觸發(fā)器實現(xiàn)T觸發(fā)器的功能時，J，K應該怎樣連接AJ=K=T BJ=K=D.CJ=0，K=1 DJ=D，K=三、邏輯函數(shù)化簡與變換：1. 試求邏輯函數(shù)F的反函數(shù)的最簡與或式， 并用與或非門實現(xiàn)電路解： 2證明下列各邏輯函數(shù)式：左式= = = =右式 原式成立四、組合邏輯電路：1.實現(xiàn)以下組合邏輯設計：要求有完整步驟，邏輯抽象，真值表，函數(shù)式，邏輯圖1）設計交通燈等監(jiān)控裝置2）設計一個三人表決電路3）設計一個一位全加器 4）設計一個一位全減器5）對1），2）采用與非門實現(xiàn)。2.用3線-8線譯碼器74LS138芯片設計上述電路，可附加門電路，要求寫出真值表、邏輯

14、表達式，畫出邏輯電路圖。對全加器解：真值表（略）.邏輯表達式如下： 邏輯電路如圖： 3. 數(shù)據(jù)選擇器應用，數(shù)據(jù)選擇器CT74LS151如圖六所示。1）求圖電路的輸出邏輯表達式； 2）試用一片數(shù)據(jù)選擇器CT74LS151實現(xiàn)組合邏輯函數(shù) Y = f（A，B，C）= m(0,1,2,3,4,5)4.TTL電路如圖，請寫出各輸出表達式Y1= 、Y2= Y3= 、Y4= 五 時序邏輯電路1.在數(shù)字系統(tǒng)設計時，常用如下左圖所示電路來檢測輸入信號的上升沿，已知輸入信號Din如下右圖所示，設觸發(fā)器初態(tài)為0，請畫出檢測輸出信號DECT波形。2.D觸發(fā)器如圖，設初態(tài)為0，畫出Q輸出波形 3.時序邏輯電路分析：分

15、析圖示電路的邏輯功能，寫出電路的驅動方程、狀態(tài)方程，畫出電路的狀態(tài)轉換圖和輸出波形，初始態(tài)Q2Q1=00。（16分） 4.電路如題圖所示，其中RA=RB=10k,C=0.1f，試問： 1）在Uk為高電平期間，由555定時器構成的是什么電路，其輸出U0的頻率f0=?2）分析由JK觸發(fā)器FF1、FF2、FF3構成的計數(shù)器電路，要求：寫出驅動方程和狀態(tài)方程，列出狀態(tài)轉換表，畫出完整的狀態(tài)轉換圖；3）設Q3、Q2、Q1的初態(tài)為000，Uk所加正脈沖的寬度為Tw=6/f0，脈沖過后Q3、Q2、Q1將保持在哪個狀態(tài)？解：1）多諧振蕩器 f0=476Hz； 2）寫出驅動方程、狀態(tài)方程，列出狀態(tài)轉換000-100-110-111-011-001-回到100； 3）Q3Q2Q1=100；5.