1、直接數(shù)字頻率合成(Direct Digital Frequency Synthesis，DDS)技術(shù)是一種新的全數(shù)字的頻率合成原理，它直接從相位出發(fā)合成所需的波形。其建立在采樣定理的基礎(chǔ)上，首先對(duì)需要產(chǎn)生的波形進(jìn)行采樣，將采樣值數(shù)字化后存入存儲(chǔ)器作為查找表，然后再通過(guò)查表將數(shù)據(jù)讀出，經(jīng)過(guò)DA轉(zhuǎn)換器轉(zhuǎn)換成模擬量，把存入的波形重新合成出來(lái)。它具有頻率切換速度快、頻率分辨率高、相位可連續(xù)線性變化、生成的正弦余弦信號(hào)正交特性等特點(diǎn)，并且其數(shù)字壓控振蕩器NCO的相位、幅度均得以數(shù)字化。1 DDS基本工作原理DDS主要由相位累加器、波形存儲(chǔ)器、數(shù)模轉(zhuǎn)換器、低通濾波器構(gòu)成，如圖1所示。其中，相位累加器由N位

2、加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成，如圖2所示。每當(dāng)輸入一個(gè)采樣時(shí)鐘脈沖，相位累加器的輸出就增加一個(gè)步長(zhǎng)的相位量B，在波形存儲(chǔ)器中存儲(chǔ)著一張正弦函數(shù)查詢表，對(duì)應(yīng)不同的相位碼輸出相位不同的幅度編碼。DA轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成模擬量形式。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。相位累加器是整個(gè)DDS的核心，它的輸入是相位增量B，而B(niǎo)與輸出頻率fout的關(guān)系是：B=2N·(foutfclk)。相位累加器的輸入即是頻率字輸入，當(dāng)系統(tǒng)基準(zhǔn)時(shí)鐘fclk為2N時(shí)，B就等于fout。頻率字輸入經(jīng)過(guò)一組同步寄存器，使得當(dāng)頻率字改變時(shí)不會(huì)干擾相位累加器的正常工作。2正弦

3、頻率源設(shè)計(jì)本文設(shè)計(jì)的軟件正弦頻率源是基于DDS技術(shù)的正弦信號(hào)發(fā)生器和任意序列信號(hào)發(fā)生器，其設(shè)計(jì)框圖如圖3所示。其中，正弦ROM查找表完成fsin(B)的查表轉(zhuǎn)換，它的輸入是相位調(diào)制器的輸出，事實(shí)上就是ROM的地址值，輸出送往DA，轉(zhuǎn)化成模擬信號(hào)。由于相位調(diào)制器的輸出數(shù)據(jù)位寬M也是ROM的地址位寬，因此在實(shí)際的DDS結(jié)構(gòu)中N往往很大，而M總為10左右，M太大會(huì)導(dǎo)致ROM容量的成倍上升。3任意序列信號(hào)發(fā)生器設(shè)計(jì)要實(shí)現(xiàn)數(shù)字調(diào)制，正弦頻率源模塊還需要產(chǎn)生序列信號(hào)，如偽隨機(jī)序列，其在擴(kuò)頻通信系統(tǒng)中起著十分關(guān)鍵的作用。因此，序列發(fā)生器也是正弦頻率源模塊的重要組成部分。本文設(shè)計(jì)的序列信號(hào)發(fā)生器為一任意序列信

4、號(hào)發(fā)生器，它能任意產(chǎn)生我們所需要的序列信號(hào)，具有更大的靈活性。利用FPGA器件產(chǎn)生任意序列有很多種方法，但在這里將采用一種存儲(chǔ)型任意序列發(fā)生器的設(shè)計(jì)方法。在設(shè)計(jì)存儲(chǔ)型任意序列發(fā)生器時(shí)，不需要寫(xiě)出狀態(tài)轉(zhuǎn)移表，也不需要進(jìn)行組合邏輯運(yùn)算，設(shè)計(jì)方法十分簡(jiǎn)單，而且不會(huì)出現(xiàn)邏輯冒險(xiǎn)，保證了輸出序列的質(zhì)量。存儲(chǔ)型任意序列發(fā)生器就是將所需的序列事先存儲(chǔ)到序列發(fā)生器中，序列發(fā)生器在時(shí)鐘的激勵(lì)下將存儲(chǔ)的序列循環(huán)輸出。本文以長(zhǎng)度為32位隨機(jī)序列“00110000011111011010100100010111”為例，設(shè)計(jì)基于查找表的任意序列發(fā)生器，其電路圖如圖4所示。整個(gè)電路由兩部分組成：地址發(fā)生器和基于ROM的查

5、找表。“l(fā)pm_rom”的參數(shù)設(shè)置為：LPM_WIDTH=1，LPM_WIDTHAD=5，LPM_FILE指定存放地址和輸出數(shù)據(jù)對(duì)應(yīng)的m.mif文件中。從32位序列的MSB到LSB依次對(duì)應(yīng)地址“0000011111”。地址產(chǎn)生器由“8count”構(gòu)成，在時(shí)鐘激勵(lì)下“8count”的“QEQA”端口循環(huán)產(chǎn)生信號(hào)“0000011111”，將該信號(hào)作為地址信息在ROM中尋址，從而將32位序列從查找表中依次讀出。4仿真結(jié)果4.1 8位精度正弦余弦波形的FPGA實(shí)現(xiàn)圖5、圖6分別給出了工作頻率為50 MHz，精度為8，頻率控制字分別為H10、H08時(shí)的FPGA輸出正弦余弦數(shù)字波形，其DA輸出波形如圖7所示。4.2 32位任意序列發(fā)生器輸出圖8是基于查找表的32位任意序列產(chǎn)生器的仿真波形。A40是地址信號(hào)，取值區(qū)間是“0000011111”，它與查找表中的32位數(shù)據(jù)一一對(duì)應(yīng)。5結(jié)語(yǔ)從仿真結(jié)果可以看出，利用“兆功能”庫(kù)設(shè)計(jì)，并使用高性能的FPGA器件ACEX EPlK50和DDS技術(shù)設(shè)計(jì)的信號(hào)源的性能是比較優(yōu)越的，采用該方法設(shè)計(jì)的正弦波形發(fā)生器輸出的波形與傳統(tǒng)的正弦