1、一，指令設(shè)計原理指令的格式為：第一個操作數(shù)地址第二個操作數(shù)地址運算結(jié)果為負時的轉(zhuǎn)移地址其執(zhí)行過程如下：（1） 從第二個操作數(shù)中減去第一個操作數(shù)，并把運算結(jié)果存儲在第二個操作數(shù)的地址中（2） 如果減法運算得到的結(jié)果為負數(shù)，則轉(zhuǎn)移到指定的地址繼續(xù)執(zhí)行，否則執(zhí)行下面地址中的指令（3） 如果轉(zhuǎn)移到地址0，則停止URISC的運行其處理器的數(shù)據(jù)單元示意圖如下所示1條 指令執(zhí)行時，可分為九個狀態(tài)，即九個始終周期：（1） 在狀態(tài)0，先通過設(shè)置控制信號pcout和marin為1把指定地址加載到地址寄存器mar中。由于comp和cin全為0，所以pc中的數(shù)值通過總線與常數(shù)0相加后傳遞到總線bus_b，mar為1使

2、得總線bus_b上的數(shù)值加載到mar，即把當前指令的第一字節(jié)加載到地址寄存器mar中。由于設(shè)定了控制信號zend，如果pc值為0，則控制序列會在狀態(tài)0無限執(zhí)行，這時稱為URISC處理器的動態(tài)掛起，以下討論全假定pc值不為0.由于read為1，所以這一狀態(tài)把mar指出的地址的內(nèi)容讀入數(shù)據(jù)寄存器mdr，即把第一個數(shù)的地址讀到數(shù)據(jù)寄存器mdr中（2） 在狀態(tài)1，由于把mdrout和marin設(shè)置為1，這時數(shù)據(jù)寄存器mdr中的數(shù)據(jù)經(jīng)過bus_a，加法器和bus_b進入地址寄存器mar,對于這一狀態(tài)仍設(shè)定了讀控制信號read，所以此時把mar指明的地址中的內(nèi)容讀入數(shù)據(jù)寄存器mdr（3） 在狀態(tài)2，設(shè)定控

3、制信號mdrout和rin為1，使得數(shù)據(jù)寄存器mdr中的數(shù)據(jù)進入寄存器r（4） 在狀態(tài)3，讀第二個操作數(shù)的地址。首先因為控制信號pcout和cin為1，加法器對pc值加1。因為控制信號pcin和marin為1，加法器運算的結(jié)果被同時送入程序計數(shù)器pc和地址寄存器mar。由于讀控制信號read為1，此時將mar指明的地址內(nèi)容讀入數(shù)據(jù)寄存器mdr（5） 在狀態(tài)4，由于控制信號mdrout和marin為1，數(shù)據(jù)寄存器mdr中的內(nèi)容經(jīng)過bus_a，加法器和bus_b進入地址寄存器mar。由于這一狀態(tài)仍設(shè)定了讀控制信號read，所以此時把mar指明的地址內(nèi)容讀入數(shù)據(jù)寄存器mdr（6） 在狀態(tài)5，控制信號

4、mdrout，comp和cin為1，使得加法器從第二個操作數(shù)中減去寄存器r中的內(nèi)容。由于設(shè)定了控制信號mdr，減法運算的結(jié)果被送回到數(shù)據(jù)寄存器mdr。同時由于設(shè)定了控制信號min，如果減法運算得到負結(jié)果，標志寄存器n會被置位。由于在狀態(tài)4中為地址寄存器mar設(shè)定的數(shù)值并沒有被改變，所以寫控制信號write為1使得把數(shù)據(jù)寄存器中的內(nèi)容重新寫入原第二個操作數(shù)的地址。（7） 在狀態(tài)6，把減法運算得到負值時的轉(zhuǎn)移地址讀入數(shù)據(jù)寄存器mdr。由于設(shè)定了控制信號pcout，cin和pcin，所以加法器將程序計數(shù)器pc的值加1后送回到pc，即pc指向了當前指令的第三個字節(jié)。同時由于設(shè)定了控制信號marin，所

5、以pc的新值也被送入地址寄存器mar。讀控制信號read使得把當前指令的第三個字節(jié)讀入數(shù)據(jù)寄存器mdr。（8） 狀態(tài)7，增加pc，使它指向下一條指令的第一個字節(jié)。由于設(shè)定了控制信號pcout，cin和pcin，所以加法器將程序計數(shù)器pc的值加1后送回到pc，即pc指向了下一指令的第一個字節(jié)。這時還可能出現(xiàn)兩種情況：如果在狀態(tài)5中做減法運算時沒有產(chǎn)生負結(jié)果，即沒有把標志寄存器n置為1，則由于這時設(shè)定了控制信號nnend，控制序列返回到狀態(tài)0，重新開始執(zhí)行一條新指令。亦即減法運算得到非負結(jié)果時，URISC處理器繼續(xù)執(zhí)行下一條指令。如果在狀態(tài)5中設(shè)置了標志位n，即減法運算得到了負結(jié)果，則轉(zhuǎn)移到狀態(tài)8

6、.（9） 狀態(tài)8，把數(shù)據(jù)寄存器mdr中的數(shù)據(jù)復(fù)制到程序計數(shù)器pc之后控制單元轉(zhuǎn)狀態(tài)0重新執(zhí)行一條新指令。由于將控制信號mdrout和pcin設(shè)定為1，數(shù)據(jù)寄存器mdr中的數(shù)據(jù)經(jīng)bus_a，加法器和bus_b被復(fù)制到pc。然后，控制單元返回到狀態(tài)0.2 電路的結(jié)構(gòu)整個處理器的結(jié)構(gòu)可以用下所示框圖來表示：而其中數(shù)據(jù)單元du內(nèi)部的結(jié)構(gòu)圖如下所示控制單元的內(nèi)部結(jié)構(gòu)圖如下所示3 仿真波形Ram中的存儲數(shù)據(jù)如下表所示： 地址 數(shù)據(jù)00000000000000000000000100000111000000100000100000000011000000000000010000001001000001010000101000000110000000000000011100000001000010000000001000001001000000100000101000000001第一個指令周期為：op1地址為07，op1為01，op2地址為08，op2為02，op2-op1結(jié)果為