【圖文】Verilog_HDL綜合設(shè)計(jì)實(shí)例(自動(dòng)樂(lè)曲演奏)_第1頁(yè)
【圖文】Verilog_HDL綜合設(shè)計(jì)實(shí)例(自動(dòng)樂(lè)曲演奏)_第2頁(yè)
【圖文】Verilog_HDL綜合設(shè)計(jì)實(shí)例(自動(dòng)樂(lè)曲演奏)_第3頁(yè)
【圖文】Verilog_HDL綜合設(shè)計(jì)實(shí)例(自動(dòng)樂(lè)曲演奏)_第4頁(yè)
【圖文】Verilog_HDL綜合設(shè)計(jì)實(shí)例(自動(dòng)樂(lè)曲演奏)_第5頁(yè)
已閱讀5頁(yè)，還剩14頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

圖3. 數(shù)碼管顯示”低音6” 實(shí)訓(xùn)過(guò)程中出現(xiàn)了很多問(wèn)題： 第一,是波形仿真問(wèn) 題,有的仿真時(shí)間比較長(zhǎng),等了好長(zhǎng)時(shí)間都沒(méi)出現(xiàn)仿 真結(jié)果，剛開(kāi)始不知道是什么原因,后來(lái)知道了是 仿真時(shí)間設(shè)置的不合適。第二，是顯示部分，我 們先是用的三位靜態(tài)數(shù)碼管，在最后進(jìn)行引腳鎖 定的時(shí)候發(fā)現(xiàn)所寫的程序有問(wèn)題，21個(gè)數(shù)碼管輸 出引腳無(wú)法進(jìn)行鎖定，而且程序中并沒(méi)有體現(xiàn)究 竟什么情況下讓哪個(gè)數(shù)碼管點(diǎn)亮，所以后來(lái)決定 采用動(dòng)態(tài)數(shù)碼管來(lái)顯示。第三，在寫顯示電路程 序的時(shí)候，剛開(kāi)始沒(méi)去查資料，以為試驗(yàn)箱上面 的八位數(shù)碼管是共陰的，顯示的數(shù)據(jù)有些亂碼， 后來(lái)就改正了。還有就是我們錯(cuò)誤的以為數(shù)碼管 的段碼不用小數(shù)點(diǎn)的話可以用七位段碼來(lái)實(shí)現(xiàn)， 結(jié)果顯示的數(shù)據(jù)中小數(shù)點(diǎn)都亮了；我們以為如果 只用三位數(shù)碼管的話只需要三位位碼，結(jié)果沒(méi)有 如何解決這些問(wèn)題 定義的數(shù)碼管被默認(rèn)點(diǎn)亮了，于是就定義了八位 位碼，將不用的對(duì)應(yīng)位寫0。 呢？ ？

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論