1、EDAEDA技術(shù)與技術(shù)與VHDL VHDL 第第1 1章章 X康芯科技康芯科技X康芯科技康芯科技1.1 1.1 電子設(shè)計(jì)自動(dòng)化技術(shù)及其發(fā)展電子設(shè)計(jì)自動(dòng)化技術(shù)及其發(fā)展 現(xiàn)代電子設(shè)計(jì)技術(shù)的核心已日趨轉(zhuǎn)向基于計(jì)算機(jī)的現(xiàn)代電子設(shè)計(jì)技術(shù)的核心已日趨轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動(dòng)化技術(shù)，即電子設(shè)計(jì)自動(dòng)化技術(shù)，即EDA(Electronic Design Automation)技術(shù)。技術(shù)。 u EDA EDA技術(shù)的發(fā)技術(shù)的發(fā)展分為三個(gè)階段展分為三個(gè)階段 20世紀(jì)世紀(jì)70年代年代 20世紀(jì)世紀(jì)80年代年代 20世紀(jì)世紀(jì)90年代年代 X康芯科技康芯科技X康芯科技康芯科技1.1 EDA1.1 EDA技術(shù)及其發(fā)展技術(shù)

2、及其發(fā)展u在在FPGAFPGA上實(shí)現(xiàn)上實(shí)現(xiàn)DSPDSP（數(shù)字信號(hào)處理）應(yīng)用（數(shù)字信號(hào)處理）應(yīng)用 EDA技術(shù)在進(jìn)入技術(shù)在進(jìn)入21世紀(jì)后，得到了更大的發(fā)展世紀(jì)后，得到了更大的發(fā)展 u嵌入式處理器軟核的成熟嵌入式處理器軟核的成熟 u自主知識(shí)產(chǎn)權(quán)自主知識(shí)產(chǎn)權(quán) u仿真和設(shè)計(jì)仿真和設(shè)計(jì) u電子技術(shù)領(lǐng)域全方位融入電子技術(shù)領(lǐng)域全方位融入EDAEDA技術(shù)技術(shù) u電子領(lǐng)域各學(xué)科的界限更加模糊、互為包容電子領(lǐng)域各學(xué)科的界限更加模糊、互為包容 u更大規(guī)模的更大規(guī)模的FPGAFPGA和和CPLDCPLD器件的不斷推出器件的不斷推出 u用于用于ASICASIC設(shè)計(jì)的標(biāo)準(zhǔn)單元推出設(shè)計(jì)的標(biāo)準(zhǔn)單元推出 u軟硬軟硬IPIP核在電

3、子行業(yè)的產(chǎn)業(yè)領(lǐng)域廣泛應(yīng)用核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域廣泛應(yīng)用 uSoCSoC高效低成本設(shè)計(jì)技術(shù)的成熟高效低成本設(shè)計(jì)技術(shù)的成熟 X康芯科技康芯科技X康芯科技康芯科技1.2 1.2 電子設(shè)計(jì)自動(dòng)化應(yīng)用對(duì)象電子設(shè)計(jì)自動(dòng)化應(yīng)用對(duì)象 圖圖1-1 EDA技術(shù)實(shí)現(xiàn)目標(biāo)技術(shù)實(shí)現(xiàn)目標(biāo) X康芯科技康芯科技KONXINX康芯科技康芯科技1.2 1.2 電子設(shè)計(jì)自動(dòng)化應(yīng)用對(duì)象電子設(shè)計(jì)自動(dòng)化應(yīng)用對(duì)象 門陣列門陣列ASIC 1. 超大規(guī)?？删幊踢壿嬈骷笠?guī)?？删幊踢壿嬈骷?2. 半定制或全定制半定制或全定制ASIC 標(biāo)準(zhǔn)單元標(biāo)準(zhǔn)單元ASIC 全定制芯片全定制芯片 3. 混合混合ASIC X康芯科技康芯科技X康芯科技康芯科技1

4、.3 1.3 硬件描述語(yǔ)言硬件描述語(yǔ)言 1.3.1 硬件描述語(yǔ)言硬件描述語(yǔ)言VHDL VHDL的英文全名是的英文全名是VHSIC(Very High Speed Integrated Circuit)Hardware Description Language，于，于1983年由美國(guó)國(guó)防年由美國(guó)國(guó)防部部(DOD)發(fā)起創(chuàng)建，由發(fā)起創(chuàng)建，由IEEE(The institute of E1ectrical and E1ectronics Engineers)進(jìn)一步發(fā)展，并在進(jìn)一步發(fā)展，并在1987年作為年作為“IEEE標(biāo)標(biāo)準(zhǔn)準(zhǔn)1076”發(fā)布。發(fā)布。 現(xiàn)在公布的最新現(xiàn)在公布的最新VHDL標(biāo)準(zhǔn)版本是標(biāo)準(zhǔn)版

5、本是IEEE 1076-2002 X康芯科技康芯科技1.3 1.3 硬件描述語(yǔ)言硬件描述語(yǔ)言 1.3.2 硬件描述語(yǔ)言的綜合硬件描述語(yǔ)言的綜合 （A）軟件語(yǔ)言設(shè)計(jì)目標(biāo)流程（B）硬件語(yǔ)言設(shè)計(jì)目標(biāo)流程C、ASM程序軟件程序編譯器COMPILERCPU指令/數(shù)據(jù)代碼：010010 100010 1100VHDL/VERILOG程序硬件描述語(yǔ)言綜合器COMPILER為ASIC設(shè)計(jì)提供的電路網(wǎng)表文件QDJQK （a） （b） SYNTHESIZER 圖圖1-2 編譯器和綜合功能比較編譯器和綜合功能比較 KONXINX康芯科技康芯科技1.3 1.3 硬件描述語(yǔ)言硬件描述語(yǔ)言 1.3.2 硬件描述語(yǔ)言的綜合

6、硬件描述語(yǔ)言的綜合 圖圖1-3 VHDL綜合器運(yùn)行流程綜合器運(yùn)行流程 VHDL 程序 工藝庫(kù) 約束 圖表 VHDL 綜合器 KONXINX康芯科技康芯科技1.3 1.3 硬件描述語(yǔ)言硬件描述語(yǔ)言 1.3.3 自頂向下設(shè)計(jì)方法自頂向下設(shè)計(jì)方法 在在EDA技術(shù)應(yīng)用中，自頂向下的設(shè)計(jì)方法，技術(shù)應(yīng)用中，自頂向下的設(shè)計(jì)方法，就是在整個(gè)設(shè)計(jì)流程中各設(shè)計(jì)環(huán)節(jié)逐步求精的過就是在整個(gè)設(shè)計(jì)流程中各設(shè)計(jì)環(huán)節(jié)逐步求精的過程。程。 應(yīng)用應(yīng)用VHDL進(jìn)行自頂向下的設(shè)計(jì)，就是使用進(jìn)行自頂向下的設(shè)計(jì)，就是使用VHDL模型在所有綜合級(jí)別上對(duì)硬件設(shè)計(jì)進(jìn)行說(shuō)模型在所有綜合級(jí)別上對(duì)硬件設(shè)計(jì)進(jìn)行說(shuō)明、建模和仿真測(cè)試。明、建模和仿真測(cè)試

7、。 X康芯科技康芯科技1.3 1.3 硬件描述語(yǔ)言硬件描述語(yǔ)言 1.3.4 EDA技術(shù)設(shè)計(jì)流程技術(shù)設(shè)計(jì)流程 圖圖1-4 自頂向下的設(shè)計(jì)流程自頂向下的設(shè)計(jì)流程 1設(shè)計(jì)說(shuō)明書2建立VHDL行為模型3VHDL行為仿真4VHDL-RTL級(jí)建模5前端功能仿真6邏輯綜合7測(cè)試向量生成8功能仿真9結(jié)構(gòu)綜合10門級(jí)時(shí)序仿真11硬件測(cè)試12設(shè)計(jì)完成KONXINX康芯科技康芯科技1.4 EDA1.4 EDA技術(shù)的優(yōu)勢(shì)技術(shù)的優(yōu)勢(shì) 1可以大大降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期?？梢源蟠蠼档驮O(shè)計(jì)成本，縮短設(shè)計(jì)周期。 2庫(kù)都是庫(kù)都是EDA公司與半導(dǎo)體生產(chǎn)廠商合作、共同開發(fā)。公司與半導(dǎo)體生產(chǎn)廠商合作、共同開發(fā)。 3極大地簡(jiǎn)化設(shè)計(jì)文

8、檔的管理。極大地簡(jiǎn)化設(shè)計(jì)文檔的管理。 4極大地提高了大規(guī)模系統(tǒng)電子設(shè)計(jì)的自動(dòng)化程度。極大地提高了大規(guī)模系統(tǒng)電子設(shè)計(jì)的自動(dòng)化程度。 5設(shè)計(jì)者擁有完全的自主權(quán)，再無(wú)受制于人之虞設(shè)計(jì)者擁有完全的自主權(quán)，再無(wú)受制于人之虞 6良好的可移植與可測(cè)試性，為系統(tǒng)開發(fā)提供可靠的保證。良好的可移植與可測(cè)試性，為系統(tǒng)開發(fā)提供可靠的保證。 7能將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計(jì)方案中。能將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計(jì)方案中。 8在系統(tǒng)板設(shè)計(jì)結(jié)束后仍可利用計(jì)算機(jī)對(duì)硬件系統(tǒng)進(jìn)行完整在系統(tǒng)板設(shè)計(jì)結(jié)束后仍可利用計(jì)算機(jī)對(duì)硬件系統(tǒng)進(jìn)行完整的測(cè)試。的測(cè)試。 X康芯科技康芯科技1.5 1.5 面向面向FPGAFPGA的的

9、EDAEDA開發(fā)流程開發(fā)流程 1.5.1 設(shè)計(jì)輸入設(shè)計(jì)輸入 圖圖1-5 FPGA的的EDA開發(fā)流程開發(fā)流程 KONXINX康芯科技康芯科技1.5 1.5 面向面向FPGAFPGA的的EDAEDA開發(fā)流程開發(fā)流程 1.5.1 設(shè)計(jì)輸入設(shè)計(jì)輸入 1. 圖形輸入圖形輸入 原理圖輸入原理圖輸入狀態(tài)圖輸入狀態(tài)圖輸入波形圖輸入波形圖輸入 2. 硬件描述語(yǔ)言文本輸入硬件描述語(yǔ)言文本輸入 X康芯科技康芯科技1.5 1.5 面向面向FPGAFPGA的的EDAEDA開發(fā)流程開發(fā)流程 1.5.2 HDL綜合綜合 1.5.3 布線布局（適配）布線布局（適配） 1.5.4 仿真仿真 時(shí)序仿真時(shí)序仿真 功能仿真功能仿真

10、1.5.5 下載和硬件測(cè)試下載和硬件測(cè)試 X康芯科技康芯科技1.6 1.6 專用集成電路設(shè)計(jì)流程專用集成電路設(shè)計(jì)流程 數(shù)數(shù)字字 ASIC 數(shù)數(shù)模模 混混合合 模模擬擬 ASIC ASIC ASIC 圖圖1-6 ASIC分類分類 X康芯科技康芯科技1.6 1.6 專用集成電路設(shè)計(jì)流程專用集成電路設(shè)計(jì)流程 1.6.1 專用集成電路專用集成電路ASIC設(shè)計(jì)方法設(shè)計(jì)方法 ASIC 設(shè)計(jì)方法 全定制法 半定制法 門陣列法 標(biāo)準(zhǔn)單元法 可編程邏輯器件法 圖圖1-7 ASIC實(shí)現(xiàn)方法實(shí)現(xiàn)方法 X康芯科技康芯科技1.6 1.6 專用集成電路設(shè)計(jì)流程專用集成電路設(shè)計(jì)流程 1.6.2 一般一般設(shè)計(jì)的流程設(shè)計(jì)的流程

11、 圖圖1-8 ASIC設(shè)設(shè)計(jì)流程計(jì)流程 KONXINX康芯科技康芯科技1.7 1.7 面向面向FPGAFPGA的的EDAEDA開發(fā)工具開發(fā)工具 1.7.1 設(shè)計(jì)輸入編輯器設(shè)計(jì)輸入編輯器 1.7.2 HDL綜合器綜合器 FPGA/CPLD設(shè)計(jì)的設(shè)計(jì)的HDL綜合器有如下三種：綜合器有如下三種：l l Synopsys公司的公司的FPGA Compiler II、DC-FPGA綜合器。綜合器。l l Synplicity公司的公司的Synplify Pro綜合器。綜合器。l l Mentor子公司子公司Exemplar Logic的的LeonardoSpectrum綜綜合器和合器和Precision

12、 RTL Synthesis綜合器。綜合器。X康芯科技康芯科技1.7 1.7 面向面向FPGAFPGA的的EDAEDA開發(fā)工具開發(fā)工具 1.7.3 仿真器仿真器 1系統(tǒng)級(jí)仿真。系統(tǒng)級(jí)仿真。2行為級(jí)仿真。行為級(jí)仿真。3RTL級(jí)仿真。級(jí)仿真。4門級(jí)時(shí)序仿真。門級(jí)時(shí)序仿真。 1.7.4 適配器適配器(布局布線器布局布線器) 1.7.5 下載器下載器(編程器編程器) X康芯科技康芯科技1.8 1.8 QuartusIIQuartusII概述概述 Quartus II是是Altera提供的提供的FPGA/CPLD開發(fā)集成環(huán)境開發(fā)集成環(huán)境 圖圖1-9 Quartus II設(shè)計(jì)流程設(shè)計(jì)流程 KONXINX康

13、芯科技康芯科技1.9 IP(Intellectual Property)1.9 IP(Intellectual Property)核核 軟軟IP-用用VHDL等硬件描述語(yǔ)言描述的功能塊，但是并不等硬件描述語(yǔ)言描述的功能塊，但是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。涉及用什么具體電路元件實(shí)現(xiàn)這些功能。 固固IP-完成了綜合的功能塊。完成了綜合的功能塊。 硬硬IP-供設(shè)計(jì)的最終階段產(chǎn)品：掩膜。供設(shè)計(jì)的最終階段產(chǎn)品：掩膜。 X康芯科技康芯科技1.10 EDA1.10 EDA技術(shù)的發(fā)展趨勢(shì)技術(shù)的發(fā)展趨勢(shì) 超大規(guī)模集成電路的集成度和工藝水平不斷提高。超大規(guī)模集成電路的集成度和工藝水平不斷提高。 市場(chǎng)對(duì)

14、系統(tǒng)的集成度不斷提出更高的要求。市場(chǎng)對(duì)系統(tǒng)的集成度不斷提出更高的要求。 高性能的高性能的EDAEDA工具，其自動(dòng)化和智能化程度不斷提高，工具，其自動(dòng)化和智能化程度不斷提高，為嵌入式系統(tǒng)設(shè)計(jì)提供了功能強(qiáng)大的開發(fā)環(huán)境。為嵌入式系統(tǒng)設(shè)計(jì)提供了功能強(qiáng)大的開發(fā)環(huán)境。 計(jì)算機(jī)硬件平臺(tái)性能大幅度提高，為復(fù)雜的計(jì)算機(jī)硬件平臺(tái)性能大幅度提高，為復(fù)雜的SoCSoC設(shè)計(jì)設(shè)計(jì)提供了物理基礎(chǔ)。提供了物理基礎(chǔ)。X康芯科技康芯科技習(xí)習(xí) 題題 1-1 EDA技術(shù)與技術(shù)與ASIC設(shè)計(jì)和設(shè)計(jì)和FPGA開發(fā)有什么關(guān)系？開發(fā)有什么關(guān)系？1-2 與軟件描述語(yǔ)言相比，與軟件描述語(yǔ)言相比，VHDL有什么特點(diǎn)？有什么特點(diǎn)？1-3 什么是綜合？有那些類型？綜合在電子設(shè)計(jì)自動(dòng)化中的地位是什什么是綜合？有那些類型？綜合在電子設(shè)計(jì)自動(dòng)化中的地位是什