1、第第8 8章章 基本數(shù)字器件基本數(shù)字器件電氣工程系電氣工程系 8.18.1計數(shù)器計數(shù)器8.1.18.1.1計數(shù)器的分類計數(shù)器的分類8.1.28.1.2二進制計數(shù)器二進制計數(shù)器8.1.38.1.3十進制計數(shù)器十進制計數(shù)器8.8.2 2寄存器寄存器8.2.18.2.1寄存器概述寄存器概述8.2.28.2.2數(shù)碼寄存器數(shù)碼寄存器8.2.38.2.3移位寄存器移位寄存器8.38.3譯碼器譯碼器8.3.1 8.3.1 二進制譯碼器二進制譯碼器8.3.28.3.2二二十進制譯碼器十進制譯碼器CT74LS42CT74LS42芯芯片認(rèn)識與功能測試片認(rèn)識與功能測試8.3.38.3.3數(shù)碼顯示譯碼器及七段顯示器數(shù)

2、碼顯示譯碼器及七段顯示器8.18.1計數(shù)器計數(shù)器8.1.18.1.1計數(shù)器的分類計數(shù)器的分類計數(shù)器的分類計數(shù)器的分類計數(shù)器的作用與分類計數(shù)器的作用與分類 計數(shù)器(Counter)用于計算輸入脈沖個數(shù)，還常用于分頻、定時等。 計數(shù)器分類如下： 1.按時鐘控制方式不同分： 異步計數(shù)器 同步計數(shù)器 同步計數(shù)器比異步計數(shù)器的速度快得多。2.按計數(shù)增減分：加法計數(shù)器 減法計數(shù)器 加 / 減計數(shù)器(又稱可逆計數(shù)器) 對計數(shù)脈沖作遞增計對計數(shù)脈沖作遞增計數(shù)的電路。數(shù)的電路。 對計數(shù)脈沖作遞減計數(shù)對計數(shù)脈沖作遞減計數(shù)的電路。的電路。 在加在加 / / 減控制信號作減控制信號作用下，可遞增也可遞減計用下，可遞增

3、也可遞減計數(shù)的電路數(shù)的電路。 3.按計數(shù)進制分：二進制計數(shù)器 十進制計數(shù)器 任意進制計數(shù)器(又稱 N 進制計數(shù)器)按二進制數(shù)運算規(guī)律按二進制數(shù)運算規(guī)律進行計數(shù)的電路進行計數(shù)的電路 按十進制數(shù)運算規(guī)律進按十進制數(shù)運算規(guī)律進行計數(shù)的電路。行計數(shù)的電路。 二進制和十進制二進制和十進制以外的計數(shù)器以外的計數(shù)器8.1計數(shù)器8.1.2 二進制計數(shù)器 二進制計數(shù)器二進制計數(shù)器 1. 1.異步二進制計數(shù)器異步二進制計數(shù)器 電路構(gòu)成 JK JK 觸發(fā)器構(gòu)成的異步二進制加法計數(shù)器觸發(fā)器構(gòu)成的異步二進制加法計數(shù)器 2. 2.異步二進制計數(shù)器的構(gòu)成方法異步二進制計數(shù)器的構(gòu)成方法將觸發(fā)器接成計數(shù)觸發(fā)器，然后級聯(lián)，將計數(shù)

4、脈沖將觸發(fā)器接成計數(shù)觸發(fā)器，然后級聯(lián)，將計數(shù)脈沖CP CP 從最低位時鐘端輸入，其他各位時鐘端接法如下表：從最低位時鐘端輸入，其他各位時鐘端接法如下表：CPi = Qi - 1CPi = Qi - 1減法計數(shù)減法計數(shù) CPi = Qi - 1CPi = Qi - 1加法計數(shù)加法計數(shù) 下降沿觸發(fā)式下降沿觸發(fā)式 上升沿觸發(fā)式上升沿觸發(fā)式 計數(shù)觸發(fā)器的觸發(fā)信號接法計數(shù)觸發(fā)器的觸發(fā)信號接法計數(shù)規(guī)律計數(shù)規(guī)律 8.1計數(shù)器8.1.3 十進制計數(shù)器 1. 1. 8421BCD 8421BCD 碼十進制計數(shù)器的設(shè)計思想：碼十進制計數(shù)器的設(shè)計思想： 在在 4 4 位二進制計數(shù)器基礎(chǔ)上引入反饋；位二進制計數(shù)器基礎(chǔ)

5、上引入反饋； 強迫電路在計至狀態(tài)強迫電路在計至狀態(tài) 1001 1001 后就能返回初始狀態(tài)后就能返回初始狀態(tài) 0000 0000； 利用狀態(tài)利用狀態(tài) 0000 1001 0000 1001 實現(xiàn)十進制計數(shù)。實現(xiàn)十進制計數(shù)。 十進制計數(shù)器十進制計數(shù)器由主從型由主從型JKJK觸發(fā)器組成的四位異步十進制加法計數(shù)器觸發(fā)器組成的四位異步十進制加法計數(shù)器2 2. .十進制計數(shù)器原理圖十進制計數(shù)器原理圖3. 3.十進制計數(shù)器的狀態(tài)表十進制計數(shù)器的狀態(tài)表4. 4.集成異步計數(shù)器集成異步計數(shù)器 CT74LS290 CT74LS290（1 1）構(gòu)成異步五構(gòu)成異步五進制計數(shù)器進制計數(shù)器構(gòu)成構(gòu)成 1 1 位二位二進制

6、計數(shù)器進制計數(shù)器4. 4.集成異步計數(shù)器集成異步計數(shù)器 CT74LS290 CT74LS290（2 2）構(gòu)成構(gòu)成 84218421BCDBCD碼碼異步異步十進制十進制計數(shù)器計數(shù)器8.28.2寄存器寄存器8.2.18.2.1寄存器概述寄存器概述寄存器概述寄存器概述組合邏輯電路中當(dāng)前的輸出由當(dāng)前的輸入決定，組合邏輯電路中當(dāng)前的輸出由當(dāng)前的輸入決定，一但輸入改變，輸出就隨之改變一但輸入改變，輸出就隨之改變希望能夠把輸入信號暫時存儲起來希望能夠把輸入信號暫時存儲起來寄存器是用來存放數(shù)碼或指令等的邏輯部件。寄存器是用來存放數(shù)碼或指令等的邏輯部件。按功能分按功能分?jǐn)?shù)碼寄存器數(shù)碼寄存器移位寄存器移位寄存器8

7、.28.2寄存器寄存器8.2.28.2.2數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器功能：寄存數(shù)碼和清除原有數(shù)碼功能：寄存數(shù)碼和清除原有數(shù)碼1. 1.并行輸入方式并行輸入方式數(shù)碼寄存器數(shù)碼寄存器2. 2.并行輸出方式并行輸出方式8.28.2寄存器寄存器8.2.38.2.3移位寄存器移位寄存器移位寄存器移位寄存器功能：能功能：能寄存數(shù)碼數(shù)碼還有還有移位功能功能移位寄存器電路原理圖移位寄存器電路原理圖1. 1.移位寄存器工作原理移位寄存器工作原理數(shù)據(jù)依次向左移動，稱左移寄存器，數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入輸入方式為串行輸入移位寄存器移位寄存器2. 2.左移寄存器左移寄存器3.

8、3.四位左移寄存器狀態(tài)表四位左移寄存器狀態(tài)表移位寄存器移位寄存器8.38.3譯碼器譯碼器8.3.18.3.1二進制譯碼器二進制譯碼器二進制譯碼器二進制譯碼器 1. 1.知識引入知識引入l從計算機鍵盤上輸入從計算機鍵盤上輸入0-90-9十進制數(shù)，在屏幕上顯示十進制數(shù)，在屏幕上顯示0-90-9，在，在其中經(jīng)歷了幾個過程？其中經(jīng)歷了幾個過程？鍵鍵盤盤輸輸入入信信號號編碼器：編碼器：將 鍵 盤 信將 鍵 盤 信號 編 制 成號 編 制 成計 算 機 能計 算 機 能識 別 的 二識 別 的 二進 制 代 碼進 制 代 1001譯碼器：譯碼器：將 代 碼 含將 代 碼 含義

9、 譯 成 特義 譯 成 特定 的 輸 出定 的 輸 出信號信號譯 碼 帶 驅(qū)譯 碼 帶 驅(qū)動動驅(qū)驅(qū)動動器器01234567890123456789顯示器顯示器2. 2.譯碼的概念與類型譯碼的概念與類型 譯碼是編碼的逆過程。 將表示特定意義信息的二進制代碼翻譯出來。 實現(xiàn)譯碼功能的電路 譯碼器 二進制譯碼器 二 - 十進制譯碼器 數(shù)碼顯示譯碼器 譯碼器(即 Decoder) 二進制代碼 與輸入代碼對應(yīng)的特定信息 譯碼器 3. 3. 二進制譯碼器二進制譯碼器 n 位二進制代碼 2n 位譯碼輸出二進制譯碼器 譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼

10、輸出高電平有效譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入0000譯碼輸出低電平有效8.38.3譯碼器譯碼器8.3.2 8.3.2 二二十進制譯碼器十進制譯碼器CT74LS42CT74LS42芯片認(rèn)芯片認(rèn)識與功能測試識與功能測試 二二- -十進制譯碼器十進制譯碼器74LS4274LS42的認(rèn)識及功能測試的認(rèn)識及功能測試 將 BCD 碼的十組代碼譯成 0-9 十個對應(yīng)輸出信號的電路，又稱 4 線 10 線譯碼器。 8421BCD 碼輸入端，從高位到低位依次為 A3、A2、A1 和 A0 。 10 個譯碼輸出端，低電平 0 有效。4 線-10 線譯碼器CT74LS42邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A34 4 線線-10 -10 線譯碼器線譯碼器 CT