1、摘摘 要要 本研究有著極大的實(shí)用性和可操作性，其在世界的交通安全方面的應(yīng)用中具有廣泛的意義和實(shí)際的應(yīng)用價(jià)值。汽車通過(guò)尾燈的明滅變化來(lái)傳達(dá)其運(yùn)行方式這是汽車運(yùn)行方式的最直接的表達(dá)可以使行人或其他車輛對(duì)其將要發(fā)生的動(dòng)態(tài)變化更加清楚明了從而避免發(fā)生交通事故這就大大地增加了交通安全性。這種用于尾燈控制系統(tǒng)的電路降低了汽車尾燈的故障率和危險(xiǎn)發(fā)生的概率，具有非常重要的意義。在我國(guó)交通擁擠導(dǎo)致交通事故頻繁發(fā)生，而其中汽車追尾時(shí)間在事故中占得比例比較大。汽車尾燈控制電路的產(chǎn)生能緩解這一狀況，通過(guò)對(duì)汽車尾燈的控制，體現(xiàn)汽車在公路上行駛的狀態(tài)，即：汽車正常使用是指示燈不亮;汽車右轉(zhuǎn)時(shí)，右側(cè)的一盞燈亮;汽車左轉(zhuǎn)時(shí)，

2、左側(cè)的一盞燈;汽車剎車時(shí)，左右兩側(cè)的指示燈同時(shí)亮;汽車夜間行駛時(shí)，左右兩側(cè)的指示燈同時(shí)一直亮，供照明使用 。通過(guò)這一特點(diǎn)來(lái)提示后方的車輛本車的行駛狀況，有利于減少汽車追尾事件的發(fā)生，是一個(gè)值得普及的設(shè)計(jì)。 關(guān)鍵詞： 行駛狀況 指示燈 計(jì)數(shù)第一章第一章 緒論緒論選題的目的與意義選題的目的與意義 本次設(shè)計(jì)的目的就是通過(guò)實(shí)踐深入理解計(jì)算機(jī)組成原理，了解EDA技術(shù)并掌握VHDL硬件描述語(yǔ)言的設(shè)計(jì)方法和思想。以計(jì)算機(jī)組成原理為指導(dǎo)，通過(guò)學(xué)習(xí)的VHDL語(yǔ)言結(jié)合電子電路的設(shè)計(jì)知識(shí)理論聯(lián)系實(shí)際，掌握所學(xué)的課程知識(shí)和基本單元電路的綜合設(shè)計(jì)應(yīng)用。通過(guò)對(duì)實(shí)用汽車尾燈控制器的設(shè)計(jì)，鞏固和綜合運(yùn)用所學(xué)知識(shí)，提高IC設(shè)計(jì)

3、能力，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力。 目前的汽車尾燈大部分是由基于微處器的硬件電路結(jié)構(gòu)構(gòu)成的。汽車通過(guò)尾燈的明滅變化來(lái)傳達(dá)其運(yùn)行方式這是汽車運(yùn)行方式的最直接的表達(dá)可以使行人或其他車輛對(duì)其將要發(fā)生的動(dòng)態(tài)變化更加清楚明了從而避免發(fā)生交通事故這就大大地增加了交通安全性。本研究有著極大的實(shí)用性和可操作性，其在世界的交通安全方面的應(yīng)用中具有廣泛的意義和實(shí)際的應(yīng)用價(jià)值，這種用于尾燈控制系統(tǒng)的電路降低了汽車尾燈的故障率和危險(xiǎn)發(fā)生的概率可以極大地提高汽車駕駛的安全性和舒適性。1.2 汽車尾燈控制系統(tǒng)的發(fā)展趨勢(shì)汽車尾燈控制系統(tǒng)的發(fā)展趨勢(shì)汽車尾燈系統(tǒng)的應(yīng)用越來(lái)越廣，21世紀(jì)，全球汽車電子技術(shù)的發(fā)

4、展趨勢(shì)是：安全、節(jié)能、環(huán)保、舒適，而汽車尾燈控制技術(shù)在汽車工業(yè)發(fā)展起到了重要的地步，運(yùn)用了該技術(shù)不僅可以為汽車美觀更重要的是能在彎道和黑夜里行車更安全，因此，使用該技術(shù)已成為重要發(fā)展的地方。汽車尾燈在汽車信號(hào)燈具中占據(jù)重要地位，因?yàn)樗鼈儼l(fā)出的信號(hào)顯示汽車行駛狀態(tài)和行駛軌跡即將發(fā)生變化，對(duì)汽車安全行駛肩負(fù)重要使命。但是人們對(duì)汽車尾燈控制系統(tǒng)的認(rèn)識(shí)還存在好多局限性，還有待我們繼續(xù)對(duì)其進(jìn)行研究和探討。探究一套既快又可靠，更加合理的設(shè)計(jì)方法，以便更好的為國(guó)民經(jīng)濟(jì)的發(fā)展和人們的生活服務(wù)。因此，進(jìn)行高性能汽車尾燈控制系統(tǒng)的設(shè)計(jì)研究，具有非常深遠(yuǎn)的實(shí)際和理論意義。隨著汽車工業(yè)的發(fā)展，汽車尾燈發(fā)展也日新月異，

5、一體化、輕型化、薄形化、美觀化已成為汽車尾燈的必然趨勢(shì)。1.3 本課題主要討論問(wèn)題本課題主要討論問(wèn)題現(xiàn)在汽車已成為不可缺少的交通工具，不單單是一種代步工具，更是一種社會(huì)生活水平的象征。但是，汽車在帶給我們快速、便捷的同時(shí)，也帶來(lái)了大量的交通事故。據(jù)有關(guān)部門統(tǒng)計(jì)，大量事故的發(fā)生地都是在幾條道路的轉(zhuǎn)彎處或是因?yàn)榍懊娴能囕v突然間剎車，后面的車輛沒(méi)有及時(shí)注意等，所以汽車尾燈的重要性就體現(xiàn)出來(lái)了。通過(guò)本次設(shè)計(jì)，目的是理解以往所學(xué)的知識(shí)，掌握EDA設(shè)計(jì)和VHDL硬件描述語(yǔ)言，增加集成電路應(yīng)用知識(shí)，培養(yǎng)自己的實(shí)際動(dòng)手能力以及分析解決問(wèn)題的能力。利用VHDL語(yǔ)言設(shè)計(jì)汽車尾燈控制系統(tǒng)的各個(gè)模塊，并使用EDA 工

6、具對(duì)各模塊進(jìn)行仿真驗(yàn)證。汽車尾燈控制器的設(shè)計(jì)分為4個(gè)模塊：時(shí)鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊。把各個(gè)模塊整合后就形成了汽車尾燈控制器。通過(guò)輸入系統(tǒng)時(shí)鐘信號(hào)和相關(guān)的汽車控制信號(hào)，汽車尾燈將正確顯示當(dāng)前汽車的控制狀態(tài)。2.1 EDA的介紹的介紹 2.1.1 EDA技術(shù)的概念EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言

7、HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來(lái)的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。 利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過(guò)程的計(jì)算機(jī)上自動(dòng)處理完成。 現(xiàn)在對(duì)EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)

8、、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過(guò)程中，從設(shè)計(jì)、性能測(cè)試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。本文所指的EDA技術(shù)，主要針對(duì)電子電路設(shè)計(jì)、PCB設(shè)計(jì)和IC設(shè)計(jì)。EDA技術(shù)是伴隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)的設(shè)計(jì)發(fā)展起來(lái)的，至今已有30多年的歷程，大致可以分為三個(gè)發(fā)展階段，20世紀(jì)70年代的CAD(計(jì)算機(jī)輔助設(shè)計(jì))階段：這一階段的主要特征是利用計(jì)算機(jī)輔助進(jìn)行電路原理圖編輯、PCB布線，使得設(shè)計(jì)師從傳統(tǒng)高度重復(fù)繁雜的繪圖勞動(dòng)中解脫出來(lái)。20世紀(jì)80年代的CAED(計(jì)算機(jī)輔助工程設(shè)計(jì))階段：這一階段

9、的主要特征是以邏輯摸擬、定時(shí)分析、故障仿真、自動(dòng)布局布線為核心，重點(diǎn)解決電路設(shè)計(jì)的功能檢測(cè)等問(wèn)題，使設(shè)計(jì)能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能。20世紀(jì)90年代是)A(電子設(shè)計(jì)自動(dòng)化)階段：這一階段的主要特征是以高級(jí)描述語(yǔ)言、系統(tǒng)仿真和綜合技術(shù)為特點(diǎn)，采用“自頂向下”的設(shè)計(jì)理念，將設(shè)計(jì)前期的許多高層次設(shè)計(jì)由EDA工具來(lái)完成。EDA是電子技術(shù)設(shè)計(jì)自動(dòng)化，也就是能夠幫助人們?cè)O(shè)計(jì)電子電路或系統(tǒng)的軟件工具。該工具可以在電子產(chǎn)品的各個(gè)設(shè)計(jì)階段發(fā)揮作用，使設(shè)計(jì)更復(fù)雜的電路和系統(tǒng)成為可能。在原理圖設(shè)計(jì)階段，可以使用EDA中的仿真工具論證設(shè)計(jì)的正確性。在芯片設(shè)計(jì)階段，可以使用EDA中的芯片設(shè)計(jì)工具設(shè)計(jì)制作芯片的

10、版圖。在電路板設(shè)計(jì)階段，可以使用EDA中電路板設(shè)計(jì)工具設(shè)計(jì)多層電路板。特別是支持硬件描述語(yǔ)言的EDA工具的出現(xiàn)。使復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化成為可能，只要用硬件描述語(yǔ)言將數(shù)字系統(tǒng)的行為描述正確，就可以進(jìn)行該數(shù)字系統(tǒng)的芯片設(shè)計(jì)與制造。EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，利用quaetus工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成。設(shè)計(jì)者采用的設(shè)計(jì)方法是一種高層次的“自頂向下”的全新設(shè)計(jì)方法，這種設(shè)計(jì)方法首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)

11、設(shè)計(jì)。在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級(jí)進(jìn)行駛證；然后用綜合優(yōu)化工具生成具體門電路的網(wǎng)絡(luò)表，其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐?。設(shè)計(jì)者的工作僅限于利用軟件的方式，即利用硬件描述語(yǔ)言和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。隨著設(shè)計(jì)的主要仿真和調(diào)試過(guò)程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工作的浪費(fèi)，又減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次性成功率。隨著現(xiàn)代電子產(chǎn)品的復(fù)雜度和集成度的日益提高，一般的中小規(guī)模集成電路組合已不能滿足要求，電路設(shè)計(jì)逐步地從中小規(guī)模芯片轉(zhuǎn)為大規(guī)模、超大規(guī)模芯片，具有高速度、高集成度

12、、低功耗的可編程器件已蓬勃發(fā)展起來(lái)。利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)： 用軟件的方式設(shè)計(jì)硬件； 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動(dòng)完成的； 設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真； 系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)； 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。典型的EDA設(shè)計(jì)流程如下:1、文本/原理圖編輯與修改。首先利用EDA工具的文本或圖形編輯器將設(shè)計(jì)者的設(shè)計(jì)意圖用文本或圖形方式表達(dá)出來(lái)。 2、編譯。完成設(shè)計(jì)描述后即可通過(guò)編譯器進(jìn)行排錯(cuò)編譯，變成特定的文本格式，為下一步的綜合做準(zhǔn)備。 3、 綜合。將軟件設(shè)計(jì)與

13、硬件的可實(shí)現(xiàn)性掛鉤，是將軟件轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。4、 行為仿真和功能仿真。利用產(chǎn)生的網(wǎng)表文件進(jìn)行功能仿真，以便了解設(shè)計(jì)描述與設(shè)計(jì)意圖的一致性。5、適配。利用FPGA/CPLD布局布線適配器將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。適配報(bào)告指明了芯片內(nèi)資源的分配與利用、引腳鎖定、設(shè)計(jì)的布爾方程描述情況。 6、 功能仿真和時(shí)序仿真。7、 下載。如果以上的所有過(guò)程都沒(méi)有發(fā)現(xiàn)問(wèn)題，就可以將適配器產(chǎn)生的下載文件通過(guò)FPGA/CPLD下載電纜載入目標(biāo)芯片中。 8、 硬件仿真與測(cè)試。2.1.4 EDA技術(shù)的應(yīng)用及發(fā)展趨勢(shì)EDA技術(shù)發(fā)展

14、迅猛，逐漸在教學(xué)、科研、產(chǎn)品設(shè)計(jì)與制造等各方面都發(fā)揮著巨大的作用。在教學(xué)方面：幾乎所有理工科(特別是電子信息)類的高校都開設(shè)了EDA課程。主要是讓學(xué)生了解EDA的基本原理和基本概念、掌握用VHDL描述系統(tǒng)邏輯的方法、使用EDA工具進(jìn)行電子電路課程的模擬仿真實(shí)驗(yàn)。如實(shí)驗(yàn)教學(xué)、課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)、設(shè)計(jì)競(jìng)賽等均可借助CPLDFPGA器件，使實(shí)驗(yàn)設(shè)備或設(shè)計(jì)出的電子系統(tǒng)具有高可靠性，又經(jīng)濟(jì)、快速、容易實(shí)現(xiàn)、修改便利，同時(shí)可大大提高學(xué)生的實(shí)踐動(dòng)手能力、創(chuàng)新能力和計(jì)算機(jī)應(yīng)用能力。在科研方面：主要利用電路仿真工具進(jìn)行電路設(shè)計(jì)與仿真；利用虛擬儀器進(jìn)行產(chǎn)品調(diào)試；將CPLDFPGA器件的開發(fā)應(yīng)用到儀器設(shè)備中，CPL

15、DFPGA可直接應(yīng)用于小批量產(chǎn)品的芯片或作為大批量產(chǎn)品的芯片前期開發(fā)。傳統(tǒng)機(jī)電產(chǎn)品的升級(jí)換代和技術(shù)改造，CPLDFPGA的應(yīng)用可提高傳統(tǒng)產(chǎn)品的性能，縮小體積，提高技術(shù)含量和產(chǎn)品的附加值。作為高等院校有關(guān)專業(yè)的學(xué)生和廣大的電子工程師了解和掌握這一先進(jìn)技術(shù)是勢(shì)在必行，這不僅是提高設(shè)計(jì)效率的需要，更是時(shí)代發(fā)展的需求，只有掌握了EDA技術(shù)才有能力參與世界電子工業(yè)市場(chǎng)的競(jìng)爭(zhēng)，才能生存與發(fā)展。隨著科技的進(jìn)步，電子產(chǎn)品的更新日新月異，EDA技術(shù)作為電子產(chǎn)品開發(fā)研制的源動(dòng)力，已成為現(xiàn)代電子設(shè)計(jì)的核心。所以發(fā)展EDA技術(shù)將是電子設(shè)計(jì)領(lǐng)域和電子產(chǎn)業(yè)界的一場(chǎng)重大的技術(shù)革命，同時(shí)也對(duì)電類課程的教學(xué)和科研提出了更深更高

16、舶要求。在產(chǎn)品設(shè)計(jì)與制造方面：從高性能的微處理器 數(shù)字信號(hào)處理器一直到彩電、音響和電子玩具電路等，EDA技術(shù)不單是應(yīng)用于前期的計(jì)算機(jī)模擬仿真、產(chǎn)品調(diào)試，而且也在PCB的制作、電子設(shè)備的研制與生產(chǎn)、電路板的焊接、制作過(guò)程等有重要作用?？梢哉f(shuō)EDA技術(shù)已經(jīng)成為電子工業(yè)領(lǐng)不可缺少的技術(shù)支持。進(jìn)入21世紀(jì)后，電子技術(shù)全方位納入EDA領(lǐng)域 EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容，突出表現(xiàn)在以下幾個(gè)方面：使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)方式得以明確表達(dá)和確認(rèn)成為可能；基于EDA工具的ASIC設(shè)計(jì)標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及IP核模塊；軟硬件 IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域得

17、到進(jìn)一步確認(rèn)；SOC(System-onCNp)高效低成本設(shè)計(jì)技術(shù)的成熟。隨著半導(dǎo)體技術(shù)、集成技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展，電子系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)手段都發(fā)生了很大的變化。傳統(tǒng)的“固定功能集成塊十連線”的設(shè)計(jì)方法正逐步地退出歷史舞臺(tái)，而基于芯片的設(shè)計(jì)方法正成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)。2.2.1 VHDL的介紹VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL的

18、程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本。硬件描述語(yǔ)言VHDL是一種用于進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)的計(jì)算機(jī)高級(jí)語(yǔ)言，它采用軟件的設(shè)計(jì)方法來(lái)描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式。硬件描述語(yǔ)言是EDA技術(shù)的重要組成部分，是EDA設(shè)計(jì)開發(fā)中很重要的軟件工具。VHDL即超高速集成電路硬件描述語(yǔ)言，是作為電子設(shè)計(jì)主流硬件的描

19、述語(yǔ)言。它具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)可靠性，用VHDL進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個(gè)很大的優(yōu)點(diǎn)是設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn)，而不需要對(duì)不影響功能與工藝有關(guān)的因素花費(fèi)過(guò)多的時(shí)間和精力。硬件描述語(yǔ)言可以在三個(gè)層次上進(jìn)行電路描述，其層次由高到低，分為行為級(jí)、幾級(jí)和門電路級(jí)。應(yīng)用VHDL進(jìn)行電子系統(tǒng)設(shè)計(jì)有以下優(yōu)點(diǎn)：(1)VHDL的寬范圍描述能力使它成為高層次設(shè)計(jì)的核心，將設(shè)計(jì)人員的工作重心提高到了系統(tǒng)功能的實(shí)現(xiàn)與調(diào)試，只需花較少的精力用于物理實(shí)現(xiàn)。(2)VHDL可以用簡(jiǎn)潔明確的代碼描述來(lái)進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì)，靈活且方便，而

20、且也便于設(shè)計(jì)結(jié)果的交流、保存和重用。(3)VHDL的設(shè)計(jì)不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。(4)VHDL是一個(gè)標(biāo)準(zhǔn)語(yǔ)言，為眾多的EDA廠商支持，因此移植性好。將EDA技術(shù)與傳統(tǒng)電子設(shè)計(jì)方法進(jìn)行比較可以看出，傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)只能在電路板上進(jìn)行設(shè)計(jì)，是一種搭積木式的方式，使復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難；如果某一過(guò)程存在錯(cuò)誤，查找和修改十分不便；對(duì)于集成電路設(shè)計(jì)而言，設(shè)計(jì)實(shí)現(xiàn)過(guò)程與具體生產(chǎn)工藝直接相關(guān)，因此可移植性差；只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)現(xiàn)，因而開發(fā)產(chǎn)品的周期長(zhǎng)。而EDA技術(shù)則有很大不同，采用可編程器件，通過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)系統(tǒng)功能。采用硬件描述語(yǔ)言作為設(shè)計(jì)輸入和庫(kù)的引入，由

21、設(shè)計(jì)者定義器件的內(nèi)部邏輯和管腳，將原來(lái)由電路板設(shè)計(jì)完成的大部分工作改在芯片的設(shè)計(jì)中進(jìn)行。由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度，有效增強(qiáng)了設(shè)計(jì)的靈活性，提高了工作效率。并且可減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗，提高了系統(tǒng)的性能和可靠性。能全方位地利用計(jì)算機(jī)自動(dòng)設(shè)計(jì)、仿真和調(diào)試。三、量芯式空氣流量傳感器 量芯式空氣流量傳感器的結(jié)構(gòu)與翼片式流量傳感器相似，如圖3-1所示，主要由量芯、電位計(jì)、進(jìn)氣溫度傳感器和線束插座等組成。檢測(cè)部件是一個(gè)橢圓球體型量芯，按裝在進(jìn)氣道內(nèi)并可沿進(jìn)氣道移動(dòng)，即用量芯代替了翼片總成。電位計(jì)滑壁的一端與量芯連接，另一端設(shè)有滑動(dòng)觸電，量芯移

22、動(dòng)時(shí)，觸點(diǎn)可在印刷電路板的鍍膜電阻上滑動(dòng)。量芯式傳感器沒(méi)有設(shè)制旁通進(jìn)氣道和怠速混合氣調(diào)整螺釘，怠速時(shí)的混合氣濃度由ECU根據(jù)氧傳感器輸入的信號(hào)進(jìn)行調(diào)節(jié)。量芯式空氣流量傳感器的測(cè)量原理與翼片式傳感器相似，如圖3-2所示。 (1) VHDL 語(yǔ)言功能強(qiáng)大 , 設(shè)計(jì)方式多樣；VHDL 語(yǔ)言具有強(qiáng)大的語(yǔ)言結(jié)構(gòu), 只需采用簡(jiǎn)單明確的VHDL語(yǔ)言程序就可以描述十分復(fù)雜的硬件電路。同時(shí), 它還具有多層次的電路設(shè)計(jì)描述功能。此外 ,VHDL 語(yǔ)言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn), 這是其他硬件描述語(yǔ)言所不能比擬的。VHDL 語(yǔ)言設(shè)計(jì)方法靈活多樣 , 既支持自頂向下的設(shè)計(jì)方式, 也支持自底向上

23、的設(shè)計(jì)方法; 既支持模塊化設(shè)計(jì)方法, 也支持層次化設(shè)計(jì)方法。(2) VHDL 語(yǔ)言具有強(qiáng)大的硬件描述能力；VHDL 語(yǔ)言具有多層次的電路設(shè)計(jì)描述功能 , 既可描述系統(tǒng)級(jí)電路 , 也可以描述門級(jí)電路 ; 描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述 , 也可以采用三者的混合描述方式。同時(shí),VHDL 語(yǔ)言也支持慣性延遲和傳輸延遲, 這樣可以準(zhǔn)確地建立硬件電路的模型。VHDL 語(yǔ)言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL 語(yǔ)言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型, 也支持用戶定義的數(shù)據(jù)類型, 這樣便會(huì)給硬件描述帶來(lái)較大的自由度。(3) VHDL 語(yǔ)言具有很強(qiáng)的移植能力；VHDL 語(yǔ)言很強(qiáng)的

24、移植能力主要體現(xiàn)在: 對(duì)于同一個(gè)硬件電路的 VHDL 語(yǔ)言描述 , 它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。(4) VHDL 語(yǔ)言的設(shè)計(jì)描述與器件無(wú)關(guān)；采用 VHDL 語(yǔ)言描述硬件電路時(shí), 設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化, 而不需要考慮其他的問(wèn)題。當(dāng)硬件電路的設(shè)計(jì)描述完成以后 ,VHDL 語(yǔ)言允許采用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)。(5) VHDL 語(yǔ)言程序易于共享和復(fù)用。VHDL 語(yǔ)言采用基于庫(kù) ( library) 的設(shè)計(jì)方法。在設(shè)計(jì)過(guò)程中 , 設(shè)計(jì)

25、人員可以建立各種可再次利用的模塊 , 一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級(jí)電路開始一步步地進(jìn)行設(shè)計(jì) , 而是一些模塊的累加。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊, 將這些模塊存放在庫(kù)中 , 就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用。由于 VHDL 語(yǔ)言是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語(yǔ)言 , 因此它可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間方便地進(jìn)行交流和共享, 從而減小硬件電路設(shè)計(jì)的工作量, 縮短開發(fā)周期。一個(gè)VHDL程序由5個(gè)部分組成，包括實(shí)體（ENTITY）、結(jié)構(gòu)體（architecture）、配置（coxnfiguration）、包（package）和庫(kù)（library）。實(shí)體和結(jié)

26、構(gòu)體兩大部分組成程序設(shè)計(jì)的最基本單元。圖2.2表示的是一個(gè)VHDL程序的基本組成。配置是用來(lái)從庫(kù)中選擇所需要的單元來(lái)組成該系統(tǒng)設(shè)計(jì)的不同規(guī)格的不同版本，VHDL和Verilog HDL已成為IEEE的標(biāo)準(zhǔn)語(yǔ)言，使用IEEE提供的版本。包是存放每個(gè)設(shè)計(jì)模塊都能共享的設(shè)計(jì)類型、常數(shù)和子程序的集合體。庫(kù)是用來(lái)存放已編譯的實(shí)體、結(jié)構(gòu)體、包和配置。在設(shè)計(jì)中可以使用ASIC芯片制造商提供的庫(kù)，也可以使用由用戶生成的IP庫(kù)。 2.3畢業(yè)設(shè)計(jì)課題畢業(yè)設(shè)計(jì)課題2.3.1設(shè)計(jì)內(nèi)容設(shè)計(jì)一個(gè)汽車尾燈控制系統(tǒng)，利用EDA系統(tǒng)，設(shè)計(jì)輸入可采用VHDL硬件描述語(yǔ)言輸入法和原理圖輸入法，在quartuesII上進(jìn)行全程編譯和

27、系統(tǒng)仿真，通過(guò)仿真結(jié)果對(duì)系統(tǒng)的性能指標(biāo)進(jìn)行分析并查看設(shè)計(jì)的可行性，因條件有限，只能進(jìn)行簡(jiǎn)單的仿真實(shí)驗(yàn)。 2.3.2 設(shè)計(jì)要求設(shè)計(jì)一個(gè)汽車尾燈控制系統(tǒng)，實(shí)現(xiàn)對(duì)汽車尾燈顯示狀態(tài)的控制。根據(jù)汽車運(yùn)行情況，指示燈有六種不同的狀態(tài)：（1）汽車尾部左右兩側(cè)各有多盞指示燈。（2）汽車正常行駛時(shí)指示燈都不亮。（3）汽車右轉(zhuǎn)彎時(shí)，右側(cè)的一盞指示燈亮。（4）汽車左轉(zhuǎn)彎時(shí)，左側(cè)的一盞指示燈亮。（5）汽車剎車時(shí)，左右兩側(cè)的一盞指示燈同時(shí)亮。（6）汽車在夜間行駛時(shí)，左右兩側(cè)有指示燈同時(shí)一直亮，供照明使用。2.3.3汽車尾燈控制系統(tǒng)的工作原理 汽車尾燈控制器就是一個(gè)狀態(tài)機(jī)的實(shí)例。當(dāng)汽車正常行駛時(shí)所有指示燈都不亮；當(dāng)汽車向

28、右轉(zhuǎn)彎時(shí)，汽車右側(cè)的指示燈ldright亮；當(dāng)汽車向左側(cè)轉(zhuǎn)彎時(shí)，汽車左側(cè)的指示燈ldleft亮；當(dāng)汽車剎車時(shí)，汽車右側(cè)的指示燈ldbrake1和汽車左側(cè)的指示燈ldbrake2同時(shí)亮；當(dāng)汽車在夜間行駛時(shí)，汽車右側(cè)的指示燈ldnight1和汽車左側(cè)的指示燈ldnight2同時(shí)一直亮；通過(guò)設(shè)置系統(tǒng)的輸入信號(hào)：系統(tǒng)時(shí)鐘信號(hào)clk，汽車左轉(zhuǎn)彎控制信號(hào)left，汽車右轉(zhuǎn)彎控制信號(hào)right，剎車信號(hào)brake，夜間行駛信號(hào)night，霧燈信號(hào)foggy和系統(tǒng)的輸出信號(hào)：汽車左側(cè)3盞指示燈ldleft，dbrake1，dnight11和汽車右側(cè)3盞指示燈ldright，ldbrake2，ldnight2實(shí)

29、現(xiàn)以上功能。根據(jù)系統(tǒng)設(shè)計(jì)要求，系統(tǒng)設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法，頂層設(shè)計(jì)采用原理圖設(shè)計(jì)方案，它是由時(shí)鐘分頻模塊、汽車尾燈主控模塊、左邊燈控制模塊、右邊燈控制模塊四部分組成。3.1系統(tǒng)組成及原理圖系統(tǒng)組成及原理圖根據(jù)計(jì)算機(jī)中狀態(tài)機(jī)原理，利用VHDL設(shè)計(jì)汽車尾燈控制器的各個(gè)模塊，并使用EDA 工具對(duì)各模塊進(jìn)行仿真驗(yàn)證。汽車尾燈控制器的設(shè)計(jì)分為4個(gè)模塊：時(shí)鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊。把各個(gè)模塊整合后就形成了汽車尾燈控制器。通過(guò)輸入系統(tǒng)時(shí)鐘信號(hào)和相關(guān)的汽車控制信號(hào)，汽車尾燈將正確顯示當(dāng)前汽車的控制狀態(tài)。系統(tǒng)的整體組裝設(shè)計(jì)框3.1如下所示：框3.1 系統(tǒng)設(shè)計(jì)整體框框3.1

30、 系統(tǒng)設(shè)計(jì)整體框框框3.1圖圖框3.1 系統(tǒng)設(shè)計(jì)整體框框3.1 系統(tǒng)設(shè)計(jì)整體框本設(shè)計(jì)基于EDA系統(tǒng)，應(yīng)用VHDL語(yǔ)言編程，在quartusII上進(jìn)行全程編譯和仿真，而VHDL的優(yōu)點(diǎn)如下：1）.用VHDL代碼而不是用原理圖進(jìn)行設(shè)計(jì)，意味著整個(gè)電路板的模型及性能可用計(jì)算機(jī)模擬進(jìn)行驗(yàn)證；2）.VHDL元件的設(shè)計(jì)與工藝無(wú)關(guān)，與工藝獨(dú)立，方便工藝轉(zhuǎn)換；3）.VHDL支持各種設(shè)計(jì)方法，自頂向下、自底向上或者混合的都可以；4）.可以進(jìn)行從系統(tǒng)級(jí)到邏輯級(jí)的描述，即混合描述；5）.VHDL區(qū)別于其他的HDL，已形成標(biāo)準(zhǔn)，其代碼在不同的系統(tǒng)中可交換建模。根據(jù)系統(tǒng)設(shè)計(jì)要求，系統(tǒng)設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法，頂層設(shè)計(jì)采

31、用原理圖設(shè)計(jì)方案，它是由時(shí)鐘分頻模塊、汽車尾燈主控模塊、左邊燈控制模塊、右邊燈控制模塊四部分組成。3.2.1 時(shí)鐘分頻模塊數(shù)據(jù)入口：CLK：時(shí)鐘輸入信號(hào)； 數(shù)據(jù)出口：CP：分頻后輸出信號(hào)； 時(shí)鐘分頻模塊由VHDL程序來(lái)實(shí)現(xiàn)，下面是其中的一段VHDL代碼：ENTITY SZ IS PORT(CLK: IN STD_LOGIC; -時(shí)鐘輸入 CP: OUT STD_LOGIC);END ENTITY SZ;ARCHITECTURE ART OF SZ IS SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); -定義八位標(biāo)準(zhǔn)邏輯位矢量數(shù)據(jù)類型 BEGIN PROCE

32、SS(CLK) BEGIN IF CLKEVENT AND CLK=1 THEN -檢測(cè)時(shí)鐘上升沿 COUNT=COUNT+1; END IF; END PROCESS; CP=COUNT(3); -輸出第五位END ARCHITECTURE ART;功能：該段程序用于對(duì)時(shí)鐘信號(hào)進(jìn)行控制，首先生成一個(gè)時(shí)鐘脈沖，通過(guò)時(shí)鐘分頻把生成的脈沖分成一個(gè)八分頻后的脈沖，實(shí)現(xiàn)了信號(hào)同步。汽車尾燈主控模塊工作框圖如圖3.2。 圖3.2 汽車尾燈主控模塊工作框圖數(shù)據(jù)入口：RIGHT：右轉(zhuǎn)信號(hào)；LEFT：左轉(zhuǎn)信號(hào)；BRAKE：剎車信號(hào)；NIGHT：夜間行駛信號(hào)；數(shù)據(jù)出口：LP：左側(cè)燈控制信號(hào)；RP：右側(cè)燈控制信號(hào)

33、；LR：錯(cuò)誤控制信號(hào)；BRAKE_LED：剎車控制信號(hào)；NIGHT_LED：夜間行駛控制信號(hào)； 汽車尾燈主控模塊由VHDL程序來(lái)實(shí)現(xiàn)，下面是其中的一段VHDL代碼：ENTITY CTRL IS PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC);END ENTITY CTRL;ARCHITECTURE ART OF CTRL IS BEGIN NIGHT_LED=NIGHT; BRAKE_LEDLP=0;RP=0;LRLP=0;RP=1;LRLP=1;RP=0;LRLP=

34、0;RP=0;LR=1; -當(dāng)汽車剎車時(shí)，左右燈亮 END CASE; END PROCESS;END ARCHITECTURE ART;功能：該段程序用于對(duì)汽車尾燈進(jìn)行整體控制，當(dāng)輸入為左轉(zhuǎn)信號(hào)時(shí)，輸出左側(cè)燈控制信號(hào)；當(dāng)輸入為右轉(zhuǎn)信號(hào)時(shí)，輸出右側(cè)燈控制信號(hào)；當(dāng)同時(shí)輸入LEFT和RIGHT信號(hào)時(shí)，輸出錯(cuò)誤控制信號(hào)。當(dāng)輸入為剎車信號(hào)時(shí)，輸出剎車控制信號(hào)；當(dāng)輸入為夜間行駛信號(hào)時(shí)，輸出為夜間行駛控制信號(hào)。左邊燈控制模塊的工作框圖如圖3.3。圖3.3 左邊燈控制模塊的工作框圖數(shù)據(jù)入口： CLK：時(shí)鐘控制信號(hào)；LP：左側(cè)燈控制信號(hào)；LR：錯(cuò)誤控制信號(hào)；BRAKE：剎車控制信號(hào)；NIGHT：夜間行駛控制信

35、號(hào)；數(shù)據(jù)入口：LEDL：左側(cè)LD1燈控制信號(hào)；LEDB：左側(cè)LD2燈控制信號(hào)；LEDN：左側(cè)LD3燈控制信號(hào)； 左邊燈控制模塊由VHDL程序來(lái)實(shí)現(xiàn)，下面是其中的一段VHDL代碼：ENTITY LC IS PORT(CLK,LP,LR,BRAKE,NIGHT: IN STD_LOGIC; LEDL,LEDB,LEDN: OUT STD_LOGIC);END ENTITY LC;ARCHITECTURE ART OF LC IS BEGIN LEDB=BRAKE; LEDN=NIGHT; PROCESS(CLK,LP,LR)BEGIN IF CLKEVENT AND CLK=1 THEN -時(shí)鐘上

36、升沿有效 IF(LR=0) THEN -沒(méi)有剎車信號(hào)時(shí) IF(LP=0)THEN -沒(méi)有左拐信號(hào)時(shí)LEDL=0; -左信號(hào)燈不亮ELSE -相反情況LEDL=1; END IF; ELSE LEDL=0; END IF; END IF; END PROCESS;END ARCHITECTURE ART;功能：本程序用于控制左側(cè)燈的亮、滅和閃爍情況，當(dāng)時(shí)鐘上升沿信號(hào)和左側(cè)燈控制信號(hào)或剎車控制信號(hào)或夜間行駛信號(hào)同時(shí)出現(xiàn)時(shí)，左側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯(cuò)誤控制信號(hào)出現(xiàn)時(shí)，LD1燈不亮。右邊燈控制模塊的工作框圖如圖3.4。圖3.4 右邊燈控制模塊的工作框圖數(shù)據(jù)入口： CLK：時(shí)鐘控制信號(hào)；RP：右側(cè)燈

37、控制信號(hào)；LR：錯(cuò)誤控制信號(hào)；BRAKE：剎車控制信號(hào)；NIGHT：夜間行駛控制信號(hào)；數(shù)據(jù)出口：LEDR：右側(cè)RD1燈控制信號(hào)；LEDB：右側(cè)RD2燈控制信號(hào)；LEDN：右側(cè)RD3燈控制信號(hào)； 右邊燈控制模塊由VHDL程序來(lái)實(shí)現(xiàn)，下面是其中的一段VHDL代碼：ENTITY RC IS PORT(CLK,RP,LR,BRAKE,NIGHT: IN STD_LOGIC; LEDR,LEDB,LEDN: OUT STD_LOGIC);END ENTITY RC;ARCHITECTURE ART OF RC IS BEGIN LEDB=BRAKE; LEDN=NIGHT; PROCESS(CLK,RP

38、,LR) BEGIN IF CLKEVENT AND CLK=1 THEN -檢測(cè)時(shí)鐘上升沿 IF(LR=0) THEN IF(RP=0) THEN LEDR=0; ELSE LEDR=1; END IF; ELSE LEDR=0; END IF; END IF; END PROCESS;END ARCHITECTURE ART;功能： 本描述用于控制右側(cè)燈的亮、滅和閃爍情況，當(dāng)時(shí)鐘上升沿信號(hào)和右側(cè)燈控制信號(hào)或剎車控制信號(hào)或夜間行駛信號(hào)同時(shí)出現(xiàn)時(shí)，右側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯(cuò)誤控制信號(hào)出現(xiàn)時(shí)，RD1燈不亮。系統(tǒng)控制模塊的工作框圖如圖3.5：數(shù)據(jù)入口：CLK：時(shí)鐘控制信號(hào)；RIGHT：右轉(zhuǎn)信號(hào)

39、；LEFT：左轉(zhuǎn)信號(hào)；BRAKE：剎車信號(hào)；NIGHT：夜間行駛信號(hào)；數(shù)據(jù)入口：LD1：左側(cè)左轉(zhuǎn)燈信號(hào)；LD2：左側(cè)剎車燈信號(hào)；LD3：左側(cè)夜間行駛燈信號(hào)；RD1：右側(cè)右轉(zhuǎn)燈信號(hào)；RD2：右側(cè)剎車燈信號(hào)；RD3：右側(cè)夜間行駛燈信號(hào)； 圖3.5 系統(tǒng)控制模塊的工作框圖系統(tǒng)的整體組裝設(shè)計(jì)原理如3.6：系統(tǒng)控制模塊由VHDL程序來(lái)實(shí)現(xiàn)，下面是其中的一段VHDL代碼：Signal tmp0,tmp1,tmp2,tmp3,tmp4:std_logic;Signal err0,err1,err2,err3,err4,err5:std_logic;signal bm:std_logic;BeginU1:sz

40、 port map(clk,bm);U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);U3:lc port map(clk,tmp0,tmp2,tmp3,tmp4,err0,err1,err2);U4:rc port map(clk,tmp1,tmp2,tmp3,tmp4,err3,err4,err5);Ld1=err0 and bm;Ld2=err1;Ld3=err2;Rd1=err3 and bm;Rd2=err4;Rd3=err5;End; 系統(tǒng)整體模塊的編程是通過(guò)原件例化語(yǔ)句和模塊調(diào)用，再經(jīng)過(guò)信號(hào)內(nèi)部連接

41、級(jí)端口映射來(lái)實(shí)現(xiàn)整合和功能磨合的，需要細(xì)心的設(shè)計(jì)。 圖3.6 系統(tǒng)的整體組裝設(shè)計(jì)原理汽車尾燈控制系統(tǒng)就是一個(gè)狀態(tài)機(jī)的實(shí)例。當(dāng)汽車正常行駛時(shí)所有指示燈都不亮；當(dāng)汽車向右轉(zhuǎn)彎時(shí)，汽車右側(cè)的指示燈RD1亮；當(dāng)汽車向左側(cè)轉(zhuǎn)彎時(shí)，汽車左側(cè)的指示燈LD1亮；當(dāng)汽車剎車時(shí)，汽車右側(cè)的指示燈RD2和汽車左側(cè)的指示燈LD2同時(shí)亮；當(dāng)汽車在夜間行駛時(shí)，汽車右側(cè)的指示燈RD3和汽車左側(cè)的指示燈LD3同時(shí)一直亮。通過(guò)設(shè)置系統(tǒng)的輸入信號(hào)：系統(tǒng)時(shí)鐘信號(hào)CLK，汽車左轉(zhuǎn)彎控制信號(hào)LEFT，汽車右轉(zhuǎn)彎控制信號(hào)RIGHT，剎車信號(hào)BRAKE，夜間行駛信號(hào)NIGHT和系統(tǒng)的輸出信號(hào)：汽車左側(cè)3盞指示燈LD1、LD2、LD3和汽車

42、右側(cè)3盞指示燈RD1、RD2、RD3實(shí)現(xiàn)以上功能。4.1分頻模塊仿真及分析分頻模塊仿真及分析汽車尾燈主控模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖4.1。 圖4.1 時(shí)鐘模塊時(shí)序仿真圖 分析：這模塊的功能是用于對(duì)時(shí)鐘信號(hào)進(jìn)行控制，首先生成一個(gè)時(shí)鐘脈沖，通過(guò)時(shí)鐘分頻把生成的脈沖分成一個(gè)八分頻后的脈沖，實(shí)現(xiàn)了信號(hào)同步。對(duì)時(shí)序仿真圖進(jìn)行分析：對(duì)左右兩邊的LLED1、RLED1的閃爍時(shí)間間隔，以CLK為輸入信號(hào)， CP為輸出信號(hào)，在程序中定義一個(gè)八位節(jié)點(diǎn)信號(hào)COUNT來(lái)放計(jì)數(shù)值，當(dāng)CLK的上升沿到來(lái)時(shí)就開始計(jì)數(shù)，最后將COUNT(3)給CP，實(shí)現(xiàn)對(duì)CLK的八分頻。 再將CP的電平信號(hào)分別和LEDL、LED

43、R電平與，最后用輸出的電平來(lái)控制汽車左右的LLED1、RLED1，實(shí)現(xiàn)左右轉(zhuǎn)的指示功能。 4.2汽車尾燈主控模塊仿真及分析汽車尾燈主控模塊仿真及分析汽車尾燈主控模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖4.2。 分析：這模塊的功能是用于對(duì)汽車尾燈進(jìn)行整體控制，當(dāng)輸入為左轉(zhuǎn)信號(hào)時(shí)，輸出左側(cè)燈控制信號(hào)；當(dāng)輸入為右轉(zhuǎn)信號(hào)時(shí)，輸出右側(cè)燈控制信號(hào)；當(dāng)同時(shí)輸入LEFT和RIGHT信號(hào)時(shí)，輸出錯(cuò)誤控制信號(hào)。當(dāng)輸入為剎車信號(hào)時(shí)，輸出剎車控制信號(hào)；當(dāng)輸入為夜間行駛信號(hào)時(shí)，輸出為夜間行駛控制信號(hào)。 圖4.2 主控模塊時(shí)序仿真圖 對(duì)時(shí)序仿真圖進(jìn)行分析：RIGHT，LEFT,NIGHT,BRAKE 為輸入信號(hào)，RIGHT為1表示右轉(zhuǎn)，LEFT為1表示左轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。RP,LP,NIGHT_LED,BRAKE_LED為輸出信號(hào)。如圖所示：當(dāng)RIGHT為1時(shí)，產(chǎn)生一個(gè)RP為1的信號(hào)脈沖輸出，當(dāng)LEFT為1時(shí)，產(chǎn)生一個(gè)LP為1的信號(hào)脈沖輸出，當(dāng)NIGHT為1時(shí)，產(chǎn)生一個(gè)NIGHT_LED為1的信號(hào)脈沖輸出。當(dāng)BRAKE為1時(shí)，產(chǎn)生一