1、精選優(yōu)質文檔-傾情為你奉上 EDAFIR濾波器的設計實驗報告 班級： 學號： 姓名： 指導老師; 2015年 5月 6日 一實驗目的（1） 熟悉Quartus 軟件的基本使用方法。（2） 熟悉B-ICE-EDA/SOPC或其它EDA實驗開發(fā)系統(tǒng)的基本使用方法。（3） 學習VHDL基本路基電路的綜合設計應用。二實驗條件（1） 開發(fā)軟件：Quartus 。（2） 擬用芯片：Cyclone lll-EP3C55F484C8三實驗內容 設計并調試好一個濾波器長度為4的DaubechiesDB4轉置FIR濾波器，并用EDA實驗開發(fā)系統(tǒng)進行硬件驗證。四實驗設計1. 圖1-1實驗原理圖： 圖1-1 轉置結構

2、的FIR濾波器2. FIR的電路采用VHDL文本輸入，有關VHDL程序如下LIBRARY LPM;USE LPM.LPM_COMPONENTS.ALL;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FIR IS GENERIC(W1:INTEGER:=9; W2:INTEGER:=18; W3:INTEGER:=19; W4:INTEGER:=11; L:INTEGER:=4; MPIPE:INTEGER:=3); PORT

3、(CLK:IN STD_LOGIC; LOAD_X:IN STD_LOGIC; X_IN:IN STD_LOGIC_VECTOR(W1-1 DOWNTO 0); C_IN:IN STD_LOGIC_VECTOR(W1-1 DOWNTO 0); Y_OUT:OUT STD_LOGIC_VECTOR(W4-1 DOWNTO 0);END ENTITY FIR;ARCHITECTURE ART OF FIR IS SUBTYPE N1BIT IS STD_LOGIC_VECTOR(W1-1 DOWNTO 0); SUBTYPE N2BIT IS STD_LOGIC_VECTOR(W2-1 DOWNT

4、O 0); SUBTYPE N3BIT IS STD_LOGIC_VECTOR(W3-1 DOWNTO 0); TYPE ARRAY_N1BIT IS ARRAY (0 TO L-1) OF N1BIT; TYPE ARRAY_N2BIT IS ARRAY (0 TO L-1) OF N2BIT; TYPE ARRAY_N3BIT IS ARRAY (0 TO L-1) OF N3BIT; SIGNAL X:N1BIT; SIGNAL Y:N3BIT; SIGNAL C:ARRAY_N1BIT; SIGNAL P:ARRAY_N2BIT; SIGNAL A:ARRAY_N3BIT; BEGIN

5、 LOAD:PROCESS IS BEGIN WAIT UNTIL CLK=1; IF(LOAD_X=0) THEN C(L-1)=C_IN; FOR I IN L-2 DOWNTO 0 LOOP C(I)=C(I+1); END LOOP; ELSE X=X_IN; END IF; END PROCESS LOAD; SOP:PROCESS(CLK) IS BEGIN IF CLKEVENT AND (CLK=1) THEN FOR I IN 0 TO L-2 LOOP A(I)=(P(I)(W2-1)&P(I)+A(I+1); END LOOP; A(L-1)=P(L-1)(W2-1)&P

6、(L-1); END IF; YW1,LPM_WIDTHB=W1, LPM_PIPELINE=MPIPE, LPM_REPRESENTATION=SIGNED, LPM_WIDTHP=W2, LPM_WIDTHS=W2) PORT MAP(CLOCK=CLK,DATAA=X,DATAB=C(I),RESULT=P(I);END GENERATE;Y_OUT=Y(W3-1 DOWNTO W3-W4);END ARCHITECTURE ART;3.新建工程，將文件添加到對應的工程中，對工程進行設置。4.設置完成后，對工程進行編譯，對錯誤進行分析 經(jīng)過編譯后無錯誤5.工程的仿真與分析 打開空白的波形編輯器，對仿真時間和最小時間周期進行設置，輸入和編輯波形，并進行保存。對仿真器進行參數(shù)設置，啟動仿真并進行觀察仿真結果。下圖1-2是仿真輸入設置，下圖1-3是對FIR濾波器進行時序仿真的結果。從輸入和輸出數(shù)據(jù)的分析可知，仿真實驗結果是正確的。 圖1-2設置好的FIR時序圖 圖1-3 FIR時序仿真結果圖 6.下圖1-4和1-5是使用Quartus 進行邏輯綜合后FIR的RTL視圖