1、印制電路板PC設計標準31范圍92標準性引用文件93術語和定義94PCB設計活動過程115系統(tǒng)分析125.1 系統(tǒng)框架劃分125.2 系統(tǒng)互連設計135.3 單板關鍵總線的信噪和時序分析135.4 關鍵元器件的選型建議135.5 物理實現(xiàn)關鍵技術分析146前仿真及布局過程146.1 理解設計要求并制定設計方案146.2 創(chuàng)立網(wǎng)絡表和板框146.3 預布局156.4 布局的根本原那么156.5 信號質(zhì)量176.5.1 規(guī)M分析176.5.1.1 時序計算176.5.1.2 關鍵網(wǎng)絡拓撲分析186.5.1.3 串擾186.5.1.4 差分線186.5.1.5 時鐘線196.5.1.6 其他規(guī)那么1

2、96.5.2 層設計與阻抗限制196.5.2.1 層設計196.5.2.2 阻抗限制216.5.3 信號質(zhì)量測試需求226.6.1 PCB尺寸設計一般原那么236.6.2 基準點ID的設計246.6.3 器件布局的通用要求246.6.4 SMD器件布局要求246.6.4.1 SMD器件布局的一般要求246.6.4.2 SMD器件的回流焊接器件布局要求246.6.4.3 SMD器件的波峰焊布局要求256.6.5 THD布局要求266.6.6 壓接件器件布局要求276.6.7 通孔回流焊器件布局要求276.6.7.1 布局要求276.6.7.2 禁布區(qū)要求286.6.8 走線設計286.6.8.1

3、 線寬/線距286.6.8.2 出線方式286.6.8.3 走線的平安性306.6.8.4 走線的熱設計306.6.9 孔設計316.6.9.1 安裝孔316.6.9.2 定位孔326.6.9.3 過孔326.6.9.4 埋、盲孔設計326.6.10 阻焊設計326.6.10.1 阻焊設計原那么326.6.10.2 孔的阻焊設計336.6.10.3 BGA的過孔塞孔和阻焊設計336.6.10.4 走線的阻焊設計336.6.10.5 金手指的阻焊設計336.6.11 外表處理336.6.12 絲印設計346.6.12.1 絲印設計通用要求346.6.12.2 元器件絲印設計要求346.6.12.

4、3 板名版本絲印346.6.12.4 條形碼絲印346.6.12.5 其他絲印356.6.13 尺寸和公差標注366.6.13.1 尺寸標注的標準化要求366.6.13.2 需要標注的尺寸及其公差366.6.14 背板局部366.6.14.1 背板尺寸設計366.6.14.2 背板布局376.6.14.3 禁布區(qū)設計376.6.14.4 絲印設計376.7 DFT設計要求386.7.1 PCB的ICT設計要求386.7.1.1 ICT設計規(guī)定386.7.1.2 定位孔設計要求396.7.1.3 測試點設計要求396.7.1.4 ICT更改原那么416.7.2 功能和信號測試點的添加416.8

5、EMC設計要求416.8.1 電源地系統(tǒng)的設計426.8.1.1 單板接口電源的設計426.8.1.2 板內(nèi)分支電源的設計426.8.1.3 關鍵芯片的電源設計436.8.2 布局與EMC436.8.2.1 接口電路436.8.2.2 時鐘電路446.8.2.3 其它446.8.3 布線與EMC446.8.3.1 接口電路446.8.3.2 時鐘電路456.8.3.3 其它456.10安規(guī)設計要求466.10.1 線寬與所承受的電流關系466.10.2 -48V電源輸入口標準476.10.3 有隔離變壓器的接口E1/T1和類似端口的安規(guī)要求486.10.4 網(wǎng)口安規(guī)要求類似有隔離變壓器的接口4

6、86.10.5 串口類似無隔離變壓器的接口、如V35等486.10.6 PGND電路要求486.10.7 ESD防靜電標志496.10.8 保險絲標記497布線及后仿真驗證過程507.1 布線的根本要求507.1.1 布線次序考慮507.1.2 約束規(guī)那么設置根本要求517.1.3 布線處理的根本要求517.1.4 布線所遵循的根本規(guī)那么527.2 布線約束規(guī)那么設置567.2.1 物理規(guī)那么設置567.2.1.1 孔設置567.2.1.2 間距規(guī)那么設置577.2.1.3 特殊布線區(qū)間的設定587.2.2 通用屬性設置597.2.3 電氣規(guī)那么設置597.3 交互式規(guī)那么驅(qū)動布線策略597.

7、3.1 規(guī)那么驅(qū)動布線可行性判斷依據(jù)597.3.2 交互布線策略607.3.3 自動布線前期處理607.3.3.1 文件保護性操作607.3.3.2 Fanout設計要求與設置607.3.3.3 Fanout策略607.3.4 不同類型單板布線策略617.3.4.1 類型一PCEW線策略617.3.4.2 類型二PCBfi?線策略627.3.4.3 類型三PCEW線策略637.3.4.4 類型四PC前線策略657.3.5 規(guī)那么驅(qū)動布線后期處理657.3.5.1 測試點處理657.3.5.25 preadWires657.3.5.26 倒角657.4 仿真驗證668投板前需處理事項668.1

8、光繪層圖紙標注和設計文件命名668.1.1 光繪層文件命名和圖紙標注668.1.2 壓縮文件名和包含的文件678.2 質(zhì)量保證活動678.2.1 自檢活動678.2.2 組內(nèi)QA審查688.2.3 短路斷路問題檢查688.2.4 評審活動698.3 流程數(shù)據(jù)填寫和文件提交698.3.1 投板流程中填寫的工程：698.3.2 投板流程上粘貼5個壓縮文件708.4 數(shù)據(jù)記錄708.4.1 單板設計評審記錄數(shù)據(jù)庫的填寫708.4.2 設計檔案的填寫708.5 PCB廠家工程問題確認和對外合作PCB設計的規(guī)定709測試驗證過程719.1 信號質(zhì)量測試工程師具備的知識719.2 測試目的及測試內(nèi)容719

9、.3 測試方法719.3.1 示波器及探頭的選擇與使用719.3.2 信號波形參數(shù)定義739.3.2.1 信號波形參數(shù)的概念739.3.2.2 導致信號波形問題的一般原因739.3.3 測試點的選擇原那么759.3.4 信號質(zhì)量測試應覆蓋各功能塊的信號759.3.5 各類信號的重點測試工程759.3.5.1 時鐘信號測試項759.3.5.2 數(shù)據(jù)地址信號測試項769.3.5.3 電平限制信號測試項769.3.5.4 邊沿限制信號測試項769.3.5.5 差分傳輸信號測試項769.3.5.6 同步總線的時序測試769.3.5.7 異步總線的時序測試769.3.6 各類信號測試方法和考前須知771

10、0附錄7910.1 部門最新標準制度的查詢與使用7910.2 規(guī)那么驅(qū)動布局布線的設計思想7910.3 PCB設計投板作業(yè)流程7910.4 SI工程設計任務及外包設計ECO更改作業(yè)流程8110.5 PCB設計過程更改項填寫規(guī)定8110.6 自檢工作監(jiān)控方法8210.7 歸檔PCB圖框標題欄及填寫說明8210.8 測試驗證過程附錄8410.8.1 同步總線時序測試實例參考8410.8.2 示波器和探頭帶寬對測試信號邊沿的影響8610.8.3 測試探頭的地回路對測試信號的影響879210.8.4 高速差分眼圖測試方法8911參考文獻1GB4588.3882無3DKBA3128-2001.10印制電

11、路板設計和使用CAD/SI開發(fā)組活動過程PCBT藝設計標準印制電路板(PCB設計標準1范圍本標準規(guī)定了我司CAD/SI開發(fā)人員參與產(chǎn)品的設計過程和必須遵守的設計原那么.本標準適用于我司CAD/SI設計生產(chǎn)的所有印制電路板(簡稱PC®.2標準性引用文件卜列文件中的條款通過本標準的引用而成為本標準的條款.但凡注日期的引用文件,其隨后所有的修改單(不包括勘誤的內(nèi)容)或修訂版均不適用于本規(guī)范,然而,鼓勵根據(jù)本標準達成協(xié)議的各方研究是否可使用這些文件的最新版本.但凡不注日期的引用文件,其最新版本適用于本標準名稱序號編號1術語和定義印制電路板(PCBprintedcircuitboard):在絕

12、緣基材上,按預定設計形成印制器件或印制線路以及兩者結(jié)合的導電圖形的印制板.原理圖(schematicdiagram):電路原理圖,用原理圖設計工具繪制的、表達硬件電路中各種器件之間的連接關系的圖.網(wǎng)絡表(SchematicNetlist):由原理圖設計工具自動生成的、表達元器件電氣連接關系的文本文件,一般包含元器件封裝、網(wǎng)絡列表和屬性定義三局部.背板(backplaneboard):用于互連更小的單板的電路板.TOP面：封裝和互連結(jié)構的一面,該面在布設總圖上就作了規(guī)定(通常此面含有最復雜的或多數(shù)的元器件.此面在通孔插裝技術中有時稱做7器件面).BOTTOM面：封裝及互連結(jié)構的一面,它是TOP面

13、的反面.(在通孔插裝技術中此面有時稱做焊接面).細間距器件：pitchw0.65mm的翼形引腳器件；pitchwl.0mmB勺面陣列器件.StandOff：器件安裝在PCB上后,本體底部與PCB外表的距離.護套：和長針的背板連接器配合使用,安裝在連接器的另一面,保護連接器的插針.右插板：單板插入到背板上,從插板方向看,PCB在右邊,器件面在左邊.板厚(boardthickness):包括導電層在內(nèi)的包覆金屬基材板的厚度.板厚有時可能包括附加的鍍層和涂敷層.金屬化孔(platedthroughhole):孔壁鍍覆金屬的孔.用于內(nèi)層和外層導電圖形之間的連接.同義詞：鍍覆孔非金屬化孔(NPTHuns

14、upportedhole)：沒有用電鍍層或其他導電材料加固的孔.過孔(Viahole)用作貫穿連接的金屬化通孔,內(nèi)部不需插裝器件引腳或其他加固材料.盲孔(blindvia):來自TOP面或BOTTOM面,而不穿過整個印制電路板的過孔.埋孔(埋入孔,buriedvia):完全被包在板內(nèi)層的孔.從任何外表都不能接近它.盤中孔(Viainpad):在焊盤上的過孔或盲孔.阻焊膜(soldermaskorsolderresist)：是用于在焊接過程中及焊接之后提供介質(zhì)和機械屏蔽的一種覆膜.阻焊膜的材料可以采用液體的或干膜形式.焊盤(連接盤,Land):用于電氣連接、器件固定或兩者兼?zhèn)涞木植繉щ妶D形.雙列

15、直插式封裝(DIPdual-in-linepackage):一種元器件的封裝形式.兩排引線從器件的側(cè)面伸出,并與平行于元器件本體的平面成直角.單列直插式封裝(SIPsingle-inlinepackage):一種元器件的封裝形式.一排直引線或引腳從器件的側(cè)面伸出.小外型集成電路(SOICsmall-outlineintegratedcircuit).THT:通孔插件技術.SMT:外表安裝技術.壓接式插針：為壓入金屬化孔且不需要額外焊接而設計的具有專門形狀截面的插針.波峰焊(wavesoldering):印制板與連續(xù)循環(huán)的波峰狀流動焊料接觸的焊接過程.回流焊(reflowsoldering):是

16、一種將零、部件的焊接面涂覆焊料后組裝在一起,加熱至焊料熔融,再使焊接區(qū)冷卻的焊接方式.壓接：由彈性的可變形的插針,或?qū)嶓w(剛性)的插針與PCB的金屬化孔配合而形成的一種連接.在插針與金屬化孔之間形成緊密的接觸點.橋接(solderbridging):導線之間由焊料形成的多余導電通路.錫球(solderball):焊料在層壓板、阻焊層或?qū)Ь€外表形成的小球(一般發(fā)生在波峰焊或再流焊之后).錫尖(拉尖,solderprojection):出現(xiàn)在凝固的焊點上或涂覆層上的多余焊料凸起物.墓碑(器彳直立,Tombstonedcomponent):一種缺陷,無引線器件只有一個金屬化焊端焊在焊盤上,另一個金屬

17、化焊端翹起,沒有焊在焊盤上.當前層(Activelayer)：當前正在編輯的層.當前層與輔助層配對.反標注(反向標注,Backannotation)：根據(jù)PCB設計文件中所作的改動更新原理圖文件,通常采用程序進行執(zhí)行完成此項工作.在更換管腳、更換門、參考標號重新編號以后必須進行反標注.材料清單(BOM-Billofmaterials):裝備部件的格式化清單.光繪(photoplotting):由繪圖儀產(chǎn)生電路板工藝圖的過程,繪圖儀使膠片曝光從而將被繪制局部制成照片.設計規(guī)那么檢查(DRCDesignruleschecking):通過通知您設計違規(guī),保證建立的設計符合規(guī)定的設計規(guī)那么的程序.電磁

18、兼容EMC(Electromagneticcompatibility):設備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對該環(huán)境中任何事物構成不能承受的電磁騷擾的水平(ANSIC64.14-1992).2PCB設計活動過程CAD/SI開發(fā)人員的活動貫穿于整個產(chǎn)品開發(fā)過程中,為產(chǎn)品開發(fā)提供全流程的信號完整性分析、布局布線設計、測試驗證等系統(tǒng)和單板物理設計與實現(xiàn)方面的技術效勞.CAD/SI開發(fā)人員參與產(chǎn)品的活動過程分為四個階段：CAD/SI系統(tǒng)分析過程；前仿真及布局過程；布線及仿真驗證過程；測試驗證過程.如圖1所示：產(chǎn)品開發(fā)概念決策評審點產(chǎn)品系統(tǒng)分析與設計方案決策評審點|單板總體方案設計體嗦茸/S總方評點C

19、AD/SI系統(tǒng)分析過程前仿真及布局過程單板詳細評審點詳細方案及布局評審點布線及仿真驗證過程單板詳細方PCB案設計Layout布線及后仿真評審點測試驗證過程單板測試系統(tǒng)測試21PC段計活動過程圖1) 系統(tǒng)分析：CAD/SI系統(tǒng)分析工程師根據(jù)硬件總體框架,對系統(tǒng)高速互連進行信號完整性分析,確定系統(tǒng)框架分割的合理性.其內(nèi)容涉及系統(tǒng)互連設計,單板關鍵總線的信噪和時序分析,關鍵元器件的應用分析及選型建議,物理實現(xiàn)關鍵技術分析等內(nèi)容.2) 布局：在綜合考慮信號質(zhì)量、EMC、熱設計、DFM/DFT、結(jié)構、安規(guī)等方面要求的根底上,將器件合理的放置到板面上.3) 仿真：在器件IBIS、SPICE等模型的支持下,

20、利用EDA工具對PCB的預布局、布線進行信號質(zhì)量和時序分析,得出一定的物理電氣規(guī)那么參數(shù),并運用于布局布線中,從而在單板的物理實現(xiàn)之前解決PCB設計中存在的時序問題和信號完整性問題.仿真通常分為前仿真分析和后仿真驗證兩局部.4) 布線：在遵循信號質(zhì)量、DFM、EMC等規(guī)那么要求下,實現(xiàn)器件管腳間的物理連接設計.5) 測試驗證：CAD/SI工程師從PCB物理實現(xiàn)的角度參與硬件測試中的信號完整性測試局部,進行信號質(zhì)量和時序測試,并對出現(xiàn)的信號質(zhì)量問題進行處理.測試驗證主要涉及信號質(zhì)量測試、信號時序測試和容限測試等三個方面工作.1系統(tǒng)分析1.1 系統(tǒng)框架劃分在硬件系統(tǒng)方案中,根據(jù)系統(tǒng)的功能模塊對系統(tǒng)

21、框架進行了劃分.這里,我們從CAD/SI的實現(xiàn)角度,對其框架劃分方案進行驗證.假設驗證后發(fā)現(xiàn)有不合理的地方,應給出解決方法,提出合理的框架劃分方案.對于大局部已經(jīng)有繼承性的產(chǎn)品來說,其系統(tǒng)各功能模塊的劃分已經(jīng)過相關產(chǎn)品的驗證,這時可省略這局部的分析內(nèi)容.這里單獨提出這一局部的分析要求,主要針對局部新產(chǎn)品,尤其是預研產(chǎn)品,由于新技術或新方案中選用的套片或局部芯片使用了較新的接口、電平類型或封裝,須結(jié)合有關技術資料,從CA段計實現(xiàn)和SI仿真方面進行分析.分析時首先要對當前硬件總體劃分的模塊中涉及的總線及電平特點,該總線的驅(qū)動負載水平,多負載情況下的信號完整性問題等進行分析闡述,論證系統(tǒng)框架劃分是否

22、合理,假設不合理,給出推薦的劃分方案和分析數(shù)據(jù).其次,假設系統(tǒng)中有器件密度及可能布線密度較大的單板,需要分析其信號完整性問題和PC限現(xiàn)難度等,通過分析論證這種劃分的合理性.1.2 系統(tǒng)互連設計系統(tǒng)互連有框間互連、板間互連、模塊間互連三種形式,可根據(jù)具體情況進行分析.分析要點如下：1) 分析系統(tǒng)互連的電平的特點,使用中的匹配方式,假設同一種接口電平不同廠家不同器件的性能差異明顯,應給出優(yōu)選方案；2) 假設互連采用的是同步或準同步總線需要進行靜態(tài)時序分析；3) 對多負載網(wǎng)絡需要根據(jù)不同的拓撲結(jié)構給出仿真波形；4) 點到點結(jié)構的網(wǎng)絡可酌情給出不同匹配情況的仿真波形；5) 對信號排布較密或?qū)Υ當_敏感的

23、電平需要給出信號在連接器上不同排布情況下的串擾仿真分析；6) 根據(jù)仿真波形給出噪聲裕量分析.1.3 單板關鍵總線的信噪和時序分析對系統(tǒng)的關鍵單板需要進行重點分析,分析要點有兩個：總線信噪分析和時序分析.1) 信噪分析主要是串擾分析.首先確定信號電平的直流噪聲容限,分析當器件工作在最壞情況下時,對關鍵總線在不同線寬/線間距時的串擾進行分析,綜合設計難度、加工難度等因素,在滿足直流噪聲容限的情況下,確定PCB實現(xiàn)的線寬/線間距約束條件.2) 時序分析.這里指靜態(tài)時序分析.根據(jù)單板中時鐘的同步方式,用計算靜態(tài)時序的方法,計算出關鍵總線的PCB傳輸延遲,從而得出各接口間的PCB走線長度.1.4 關鍵元

24、器件的選型建議從信號質(zhì)量、封裝、時序等方面進行分析：1) 從信號完整性分析的角度,分析相同功能的不同器件,在相同的工作條件下,根據(jù)仿真波形,根據(jù)信號質(zhì)量的不同,給出優(yōu)選器件.對于只有一種器件的情況,也可仿真出不同條件下(高、低溫,單負載或多負載等)的信號波形,分析其接口性能,給出該器件是否滿足系統(tǒng)要求的選型建議.2) 假設同一器件有多種封裝,應該結(jié)合當前我們的供給商的技術水平和我們生產(chǎn)的工藝水平,選擇易于設計和實現(xiàn)的PCB封裝形式,給出選型建議.1.5 物理實現(xiàn)關鍵技術分析物理實現(xiàn)即PC或計實現(xiàn)方案.根據(jù)系統(tǒng)中不同的信號特性,可選擇從如下幾個方面進行分析.1) 當系統(tǒng)中有高速總線時,如果需要在

25、PCB板上傳輸較長的距離,且收發(fā)器對傳輸中的信號抖動、損耗有嚴格要求；或者信號要求有較高的傳輸線特征阻抗,預計用普通FR4材料設計單板將嚴重超出結(jié)構要求的厚度.這時可考慮使用低損耗、低介電常數(shù)的材料.2) 假設預測單板布線密度很大,采用常規(guī)的通孔設計方法無法在有限的PCB信號層內(nèi)完成布線時,可考慮使用埋盲孔設計方法或采用HDI設計及加工方法等.但是,是否采用這種方法需要與中試單板工藝、采購等專家進行研究協(xié)商,綜合本錢和生產(chǎn)加工等因素再決定.由于,由于目前國內(nèi)PCB加工廠家的加工工藝有限,同時我們的測試手段也受限制,所以采用埋盲孔和HDI設計的單板,加工直通率相對較低,假設預計今后單板批量生產(chǎn)量

26、較大時,應盡量預防使用這些非常規(guī)設計方法.2前仿真及布局過程2.1 理解設計要求并制定設計方案1) 仔細審讀原理圖和功能框圖,在與原理圖設計者充分交流的根底上,確認PCB設計的電氣性能要求.2) 在與原理圖設計者交流的根底上制定出單板的PCB設計方案,填寫設計記錄表,方案要包含設計過程中原理圖調(diào)入、預布局、仿真分析、布局完成、布局評審、布線完成、布線評審、光繪完成等關鍵檢查點的時間要求.設計方案應由PCB設計者和原理圖設計者雙方簽字認可.如果出現(xiàn)由于種種原因?qū)е略O計方案推遲的情況,要制定相應的調(diào)整方案,而且需注明原因并由相關人員簽字確認.2.2 創(chuàng)立網(wǎng)絡表和板框1) 對于改板、歸檔或套用板框的

27、PCB文件必須從文檔室申請.2) 對原理圖的標準性進行檢查,積極協(xié)助原理圖設計者排除錯誤,保證網(wǎng)絡表的正確性和完整性.3)協(xié)助原理圖設計者根據(jù)器件編碼與封裝對應相關數(shù)據(jù)庫確定器件的封裝4) 對于新器件或新模型,將器件的封裝資料或模型資料提供給相關的建庫人員或模型驗證人員.5) 根據(jù)原理圖和PCB設計工具的特性,選用正確的網(wǎng)絡表格式,創(chuàng)立符合要求的網(wǎng)絡表.6) 根據(jù)結(jié)構要素圖或?qū)臉藴拾蹇?創(chuàng)立PCB設計文件.坐標原點必須為選擇單板左邊、下邊的延長線交匯點.7) 板框四周倒圓角,倒角半徑5mm/197mil.特殊情況參考結(jié)構設計要求.2.3 預布局1) 參考原理圖和功能框圖根據(jù)信號流向放置重要

28、的單元電路和核心器件.2) 對關鍵信號進行前仿真分析.仿真分析方法詳見本標準6.5章節(jié)的信號質(zhì)量.3) 根據(jù)仿真分析結(jié)果來確定重要單元電路和核心器件的大概布局位置,使關鍵信號能夠滿足時序和信號質(zhì)量等要求.2.4 布局的根本原那么1) 與相關人員溝通以滿足結(jié)構、SI、DFM、DFT、EMC方面的特殊要求.2) 根據(jù)結(jié)構要素圖,放置接插件、安裝孔、指示燈等需要定位的器件,并給這些器件賦予不可移動屬性,并進行尺寸標注.3) 根據(jù)結(jié)構要素圖和某些器件的特殊要求,設置禁止布線區(qū)、禁止布局區(qū)域.4) 綜合考慮PCB性能和加工的效率選擇工藝加工流程(優(yōu)先為單面SMT；單面SMT+插件；雙面SMT；雙面SMT

29、+插件),并根據(jù)不同的加工工藝特點布局.5)布局時參考預布局的結(jié)果,根據(jù)先大后小,先難后易的布局原那么.6) 布局應盡量滿足以下要求：總的連線盡可能短,關鍵信號線最短；高電壓、大電流信號與低電壓、小電流信號的弱信號完全分開；模擬信號與數(shù)字信號分開；高頻信號與低頻信號分開；高頻元器件的間距要充分.在滿足仿真和時序分析要求的前提下,局部調(diào)整.7) 相同電路局部盡可能采用對稱式模塊化布局,具體操作參見?PCB分組模塊化布局介紹?.8) 布局設置建議柵格為50mil,IC器件布局,柵格建議為25252525mil.布局密度較高時,小型外表貼裝器件,柵格設置建議不少于5milo9) 布局時,考慮fano

30、ut和測試點的位置,以器件中央點參考移動,考慮在兩個過孔中間走兩根走線,如下列圖2、圖3所示：?ifanouTOJ(1)?2FANOUTS傷J(2)測試點ICT的要求詳見本標準第6.5章節(jié)的DFT設計要求.10) 根據(jù)信號質(zhì)量、EMC的要求,合理確實定布線層設置,完成電源地分割.信號質(zhì)量的布局規(guī)那么詳見本標準第6.5分節(jié)的信號質(zhì)量,EMC要求詳見本標準第6.8章節(jié)的EMC設計要求.11) 布完局后所有器件必須放置在PCB板內(nèi).12) 布完局后打印出裝配圖供原理圖設計者檢查器件封裝的正確性,并且確認單板、背板和接插件的信號對應關系.13) 布完局后經(jīng)工藝人員、EMC人員、熱設計、結(jié)構、安規(guī)等人員

31、確認無誤,或走CMM流程評審意見修改前方可開始布線.2.5信號質(zhì)量本局部詳細可參考?specctraquest應用指導書?和?CADIF號質(zhì)量限制標準?.假設信號的上升沿時間小于4倍的信號傳輸延時時,我們可視它為高速信號這時我們必須用傳輸線的方法和手段來分析.高速信號的特點要求我們在設計中必須對關鍵的信號制定約束規(guī)那么,由約束規(guī)那么驅(qū)動布局布線.2.5.1規(guī)那么分析單板的規(guī)那么分析建立在系統(tǒng)分析的根底之上,在分析單板的設計規(guī)那么前應先充分了解系統(tǒng)分析報告,掌握單板設計要求,通過對設計要求的分析得到設計規(guī)那么,利用設計規(guī)那么驅(qū)動單板布局和布線.單板規(guī)那么分析可以分為以下幾個局部.2.5.1.1

32、時序計算滿足建立時間和保持時間是時序電路的根本要求.時序計算的根本公式如下：Tpropmax=Tcycle-Tmin_setup-Tmax_out_valid+/-Tskew-Tjitter-TcrosstalkTpropmin=Tmin_in_hold-Tout_hold+/-Tskew+Tjitter+Tcrosstalk其中：Tpropmax為傳輸線允許的最大傳輸延時；Tpropmin為傳輸線允許的最小傳輸延時；Tcycle為時鐘周期；Tmin_setup為輸入器件的最小建立時間；Tmax_out_valid為輸出器件的最大輸出有效時間,有的資料定義為Tco,其含義為時鐘邊沿到到達有效數(shù)

33、據(jù)輸出所需要的一段時間差；Tskew為輸入輸出器件時鐘輸入PIN處的相對延時,即時鐘相差；Tjitter為時鐘抖動引入的延時,這種延時可能造成時鐘周期的變化；Tcrosstalk為總線的同步串擾引入的延時；Tmin_in_hold為輸入器件的最小保持時間；Tout_hold為輸出器件的輸出保持時間.在器件的數(shù)據(jù)手冊中可得到相關的參數(shù),通常Tjitter+Tcrosstalk近似為0.5ns0通過計算可得到傳輸線允許的最大傳輸延時,最小傳輸延時.通過靜態(tài)時序分析可以對芯片的器件選型以及布局布線進行指導,一般的地,建立時間的要求決定了同步電路傳輸線的最大走線長度,而保持時間的要求決定了同步電路傳輸

34、線的最小走線長度,器件的建立和保持時間是針對輸入信號的器件而言的.注意：1) 可以利用SPECCTRAQue進行以上參數(shù)的計算和時序仿真工作.2) 利用SPECCTRAQue進行仿真時BufferDelayselection的參數(shù)應選FromLibary.由于在作時序仿真時,BufferDelay已經(jīng)計算在器件的延時中,為預防重復計算兩次,在給出Firstswitch和finalsettleDelay時,需要在仿真結(jié)果中將假設的bufferdelay減去.2.5.1.2 關鍵網(wǎng)絡拓撲分析關鍵網(wǎng)絡拓撲分析包含了多負載網(wǎng)絡的拓撲結(jié)構和網(wǎng)絡匹配方式分析.在利用仿真工具對單板進行仿真前,必須在PCBC

35、件設置中定義電源和地網(wǎng)絡的VOLTAGEVOLTAGE_LAYERROUTE_TO_SHAPE性.多負載拓撲網(wǎng)絡的仿真可通過搭建拓撲結(jié)構模型,結(jié)合器件的根本布局在滿足時序的要求下,嘗試各種拓撲結(jié)構和匹配方式,來確定根本的拓撲類型.在確定了關鍵網(wǎng)絡的根本的拓撲結(jié)構后,通過SPECCTRAQue運用參數(shù)掃描分析(Sweptparameteranylysis)方法來進一步分析確定stub長度范圍,分支長度范圍等較為詳細的參數(shù).如果是BUS總線還要進一步確實定總線間長度的相互關系,并把仿真結(jié)果作為布局布線規(guī)那么輸入到軟件中,作為規(guī)那么驅(qū)動布局布線的根底.對于信號是沿有效還是電平有效,在仿真中要區(qū)別對待

36、.2.5.1.3 用擾關鍵網(wǎng)絡的用擾,可通過搭建模型進行仿真,得出滿足器件申擾要求的最小信號線間距.可設網(wǎng)絡的間距規(guī)那么,或設MaxParallelism(信號線平行多長的那么間距應多大的列表),作為規(guī)那么輸入到軟件中.2.5.1.4 差分線對于差分結(jié)構的網(wǎng)絡,需要考慮：差分阻抗差分線的單線阻抗僅具有參考價值.通過阻抗計算軟件計算可行.差分線匹配.通過仿真確定LengthTolerance;PrimaryMaxSep;SecondaryMaxSep;SecondaryLength的值,匹配值,匹配長度的范圍.與其它網(wǎng)絡的間距.為了減少差分線與其它信號的耦合作用,應使差分線對與其他信號線的距離大

37、于差分線間距.2.5.1.5 時鐘線對于時鐘線的網(wǎng)絡需考慮仿真決定匹配方式和阻抗的選取時鐘線的邊沿要單調(diào),邊沿滿足要求.滿足時鐘信號時序長度要求.2.5.1.6 其他規(guī)那么對于特殊網(wǎng)絡的最大最小線寬,間距等要進行特殊規(guī)那么定義并輸入到軟件中.其他規(guī)那么設置參見7.1的布線的根本要求和7.2的布線約束規(guī)那么設置.2.5.2層設計與阻抗限制2.5.2.1 層設計根據(jù)單板的電源地的種類、信號密度、板級工作頻率、有特殊布線要求的信號數(shù)量,以及綜合單板的性能指標要求與本錢承受水平,確定單板的層數(shù).1） 電源層和地層單板電源的層數(shù)主要由其種類數(shù)量決定的.對于單一電源供電的PCB,一個電源平面足夠了；對于多

38、種電源,假設互不交錯,可考慮采取電源層分割盡量保證相鄰層的關鍵信號布線不跨分割區(qū)；對于電源互相交錯尤其是象8260等IC,多種電源供電,且互相交錯的單板,考慮采用2個或以上的電源平面.對于平面層的設置需滿足以下條件：對不同的電源和地層進行分隔,其分隔寬度要考慮不同電源之間的電位差,電位差大于12V時,分隔寬度為50mil,反之,可選20-25mil；平面分隔要考慮高速信號回流路徑的完整性,相鄰層的關鍵信號不跨分割區(qū)；當高速信號的回流路徑遭到破壞時,應當在其他布線層給予補償.例如可用接地的銅箔將該信號網(wǎng)絡包圍,以提供信號的地回路.注意電源與地線層的完整性.對于導通孔密集的區(qū)域,要注意預防孔在電源

39、和地層的挖空區(qū)域相互連接,形成對平面層的分割,從而破壞平面層的完整性,并進而導致信號線在地層的回路面積增大不同電源層在空間上要預防重疊.主要是為了減少不同電源之間的干擾,特別是一些電壓相差很大的電源之間,電源平面的重疊問題一定要設法預防,難以預防時可考慮中間隔地層.20H規(guī)那么：由于電源層與地層之間的電場是變化的,在板的邊緣會向外輻射電磁干擾.稱為邊沿效應.解決的方法是將電源層內(nèi)縮,使得電場只在接地層的范圍內(nèi)傳導.以一個H電源和地之間的介質(zhì)厚度為單位,假設內(nèi)縮20H那么可以將70%的電場限制在接地層邊沿內(nèi)；內(nèi)縮100H那么可以將98%的電場限制在內(nèi).地的層數(shù)除滿足平面層的要求外,還要考慮：與器

40、件面相鄰層有相對完整的地平面；高頻、高速、時鐘等關鍵信號有一相鄰地平面；關鍵電源有一對應地平面相鄰如48V與BGND相鄰.2） 信號層信號的層數(shù)主要由關鍵信號網(wǎng)絡和局部高密度走線決定的.ED砥件能提供一布局、布線密度參數(shù)報告,由此參數(shù)可對信號所需的層數(shù)有個大致的判斷,根據(jù)以上參數(shù)再結(jié)合板級工作頻率、有特殊布線要求的信號數(shù)量以及單板的性能指標要求與本錢承受水平,最后確定單板的信號層數(shù).在確定信號的層數(shù)時,需考慮關鍵信號網(wǎng)絡強輻射網(wǎng)絡以及易受干擾的小、弱信號的屏蔽或隔離舉措.3） 層的排布多層PCEg排布的一般原那么：器件面下面第二層為地平面,提供器件屏蔽層以及為器件面布線提供參考平面;所有信號層

41、盡可能與地平面相鄰;盡量預防兩信號層直接相鄰；主電源盡可能與其對應地相鄰；原那么上應該采用對稱結(jié)構設計.對稱的含義包括：介質(zhì)層厚度及種類、銅箔厚度、圖形分布類型(大銅箔層、線路層)的對稱.4） 單板的層排布推薦方案具體的PCE®設置時,要對以上原那么進行靈活掌握,根據(jù)實際單板的需求,確定層的排布,切忌生搬硬套.以下給出常見單板的層排布推薦方案,供參考.±1常見單板的層排布層數(shù)電源地信號1234567891011124T12S1G1P1S26123S1G1S2P1G2S36114S1G1S2S3P1S48134S1G1S2G2P1S3G3S48224S1G1S2P1G2S3P

42、2S410235S1G1S2P1S3G2P2S4G3S510136S1G1S2S3G2PP1S4S5G3S612156S1G1S2G2S3G3P1S4G4S5G5S612246S1G1S2G2S3P1G3S4P2S5G4S6在層設置時,假設有相鄰布線層,可通過增大相鄰布線層的間距,來降低層問用擾.對于跨分割的情況,保證關鍵信號必須有相對完整的參考地平面或提供必要的橋接舉措.1.1.1.1阻抗限制特征阻抗是入射波的電壓與電流的比值,或反射波的電壓與電流的比值.傳輸線的延遲和特征阻抗是由所用的PCEBR制線的橫截面幾何形狀和絕緣材料計算得到.由于受PC斗制線制造時諸如最大絕緣厚度和最小印制線寬度的

43、制約,電路板通常在4075歐姆范圍內(nèi)限制特征阻抗.器件的輸出電阻一般10幾歐姆左右,因此始端串聯(lián)匹配時電阻一般選33歐姆左右與走線的阻抗匹配.1) 在進行阻抗計算時,需要考慮半固化片和芯板種類.PCB生產(chǎn)廠家的PCB采用兩種介質(zhì)：芯材和半固化片.芯材和半固化片的交替疊加構成PCB板.2)芯材是兩面附有銅箔的介質(zhì),有十幾種規(guī)格:0.1mm、0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1.0mm、1.2mm、1.5mm、1.6mm、2.0mm、2.4mm.各種規(guī)格的芯板除去銅厚后,介質(zhì)的厚度如下表：土1各種芯板的介質(zhì)厚度芯板規(guī)格(mn)0.10.

44、20.30.40.50.60.70.8介質(zhì)厚度(mil)1.185.129.0612.9916.9320.8724.828.74芯板規(guī)格(mm0.911.21.51.622.4介質(zhì)厚度(mil)36.6144.4952.3656.360.2475.9891.73注意：在進行阻抗限制的時候,一定要考慮到芯板的厚度中包含了銅箔的厚度.3) 半固化片有1080、2116、7628三種,1080的厚度為3.0mil,2116的厚度為4.2mil,7628的厚度為7.0mil,可以選擇任意片數(shù),組合使用.出于生產(chǎn)上的原因,除芯板之外的每層介質(zhì)至少選擇兩片以上的半固化片進行組合.由于半固化片在受熱層壓期間

45、,會出現(xiàn)流膠的現(xiàn)象,使得介質(zhì)的厚度變薄.由于流膠后1080的厚度變?yōu)?.5mil,7628的厚度變?yōu)?.5mil,中選用較薄的介質(zhì)厚度時,應特別注意這種現(xiàn)象.4) 銅箔的厚度：目前我司的PCB板中銅箔的厚度一般為：表層1.8mil,內(nèi)層1.4mil.層間介質(zhì)厚度(mm)1-22-33-44-55-66-77-88-99-1010-1111121.6mm四層板0.360.710.362.0mm四層板0.361.130.362.5mm四層板0.401.530.403.0mm四層板0.401.930.401.6mm六層板0.240.330.210.330.242.0mm六層板0.240.460.36

46、0.460.242.5mm六層板0.240.710.360.710.243.0mm六層板0.240.930.400.930.241.6mm八層板0.140.240.140.240.140.240.142.0mm八層板0.240.240.240.240.240.240.242.5mm八層板0.400.240.360.240.360.240.403.0mm八層板0.400.410.360.410.360.410.401.6mm十層板0.140.140.140.140.140.140.140.140.142.0mm十層板0.240.140.240.140.140.140.240.140.242.5m

47、m十層板0.240.240.240.240.210.240.240.240.243.0mm十層板0.240.330.240.330.360.330.240.330.242.0mm12層板0.140.140.140.140.140.140.140.140.140.140.142.5mm12層板0.240.140.240.140.240.140.240.140.240.140.243.0mm12層板0.240.240.240.240.240.240.240.240.240.240.24層間厚度指的是介質(zhì)厚度不包括銅箔厚度,其中2-3、4-5、6-7、8-9、10-11間用的是芯板,其它層間用的是半

48、固化片.5) 阻抗限制在鉆孔層的填寫必須使用標準庫.層疊結(jié)構使用標準庫layer；單線阻抗使用標準庫Sin-impedance;差分阻抗使用標準庫Dif-impedance.1.1.1 信號質(zhì)量測試需求1） 熟悉硬件設計方案及單板上的關鍵信號,明確哪些信號是SI的測試重點信號質(zhì)量測試、時序測試、舊IS模型驗證.2） 在PCB布線階段就要求開發(fā)人員預留關鍵信號的測試孔,同時在板上各局部均勻地布上適宜數(shù)量的地孔以方便測試.3） 由于傳輸線效應的影響,探針的位置和需要測試的管腳位置越遠,波形相差就越大首先選擇探頭直接搭在接收器件信號的IC引腳上測試信號不會引起短路,對于BGA及細小管腳的SMT器件引

49、腳,那么選擇最靠近接收器件信號管腳的信號線上的過孔或測試孔進行測試,對這一類信號應該在接收芯片附近留有過孔或測試孔以方便測試.4） 對有同步時序測量要求的網(wǎng)絡,由于時鐘信號是同步時序測試的參考點,為了方便時序測試,應同時在發(fā)送和接收器件的時鐘信號管腳附近放置測試孔,以便測試信號的相關時序參數(shù).5） 對有阻抗測試要求的單板,在PCB設計時建議在限制阻抗的信號層的空白區(qū)布1根單線或2根差分線大于4inch的線,并用SMA插座引出以便測試使用.1.2DFM本局部詳細可參考?PCBT藝設計標準?1.1.1 PCB尺寸設計一般原那么1） 可加工的PCB尺寸范圍為mm:長51508X寬51457X厚1.0

50、4.5X倒角3X傳送邊禁布區(qū)?5,寬厚比小于等于150.2） 板尺寸85mmX85mm時,推薦做拼板,當拼板需要做V-CUT時,板厚應小于3.5mm0拼板方式有三種：同方向拼板、中央對稱拼板、鏡象對稱拼板.常用同方向拼板.平行傳送邊方向上拼板數(shù)量不應超過2,如果單元板尺寸很小時,在平行傳送邊的方向拼板數(shù)量可以超過3,但垂直于單板傳送方向的總寬度不能超過150mm.當外形不規(guī)那么或有器件超出板邊時,可采用銃槽+V-CUT的方式.中央對稱拼板主要適用于兩塊形狀較不規(guī)那么的PCB.將不規(guī)那么形狀的一邊相對放置中間,使拼板后形狀變?yōu)橐?guī)那么.不規(guī)那么形狀的PCB對拼,中間必須開銃槽才能別離兩個單元板.如

51、果拼板產(chǎn)生較大的變形時,可以考慮在拼板間加輔助邊用郵票孔相連.有金手指的板需拼板時,采用金手指朝外.采用鏡象對稱拼板時需注意正反面都是SMD;SMD都能滿足反面過回流焊要求；光繪層設置的正負片對稱分布；鏡象對稱拼板后的輔助邊的MARK基準點翻轉(zhuǎn)必須重合.在PCB文件中的鉆孔層和裝配層要加標注：SPELLMODE：XM.即X軸方向的拼板數(shù)乘以丫軸方向的拼板數(shù).3) 加輔助邊情況：如果傳送邊禁布區(qū)不能滿足5mm時,必須在相應的板邊每邊增加學5mm寬的輔助邊.假設輔助邊較長不易掰板時,可以分段加輔助邊(每段輔助邊的長度推薦100mm)o送邊一側(cè)器件伸出PCB外時,輔助邊的寬度要求最少比伸出板邊的器件

52、>5mm0如果器件需要沉到PCB內(nèi),與輔助邊干預時,輔助邊要開銃槽避開器件,開口的四邊要比器件沉入PCB的尺寸大0.5mm.過波峰焊且板邊或板內(nèi)有大于35mmX35mm大面積的空缺的板,應在空缺處應加輔助塊.輔助塊用郵票孔與PCB相連.PCB板邊有缺角或不規(guī)那么的形狀時,且不能滿足PCB外形要求時,應加輔助塊補齊,使其規(guī)那么,方便設備組裝.對于需要及其自動分板的PCB,V-CUT線(TOP&BOTTOM面)要求保存1mm的器件禁布區(qū),以預防在自動分板時損壞器件.4) 常用的PCB連接方法V-CUT：板直線連接,采用V-CUT的拼板板間距應設置為5mil0郵票孔：孔徑為1.0mm/40mil的非金屬化孔,孔中央間距為1.27mm/50mil,郵票孔向PCB的主體板邊縮進0.4mm/16mil.PCB與PCB和PCB與輔助邊的連接推薦采用折斷橋(BreakawayBridge)的方式,折斷橋的長度為4.00mm0銃槽：銃槽的寬度推薦?2mm,銃槽常用于單元板之間需留有一定距離的情況,一般應與V-CUT或郵票孔配合使用.大面積的板邊和板內(nèi)空缺：輔助塊與PCB的連接一般采用銃槽+郵票孔的方式,輔助塊的長度大于50mm時,折斷橋應有2個,當長度小于50mm時,可以用1個折斷橋.1.1.2基準點ID的設計1)基準點的分為：拼板基準點,單元基準點,局部基