1、5.1 5.1 時(shí)序電路的基本概念時(shí)序電路的基本概念5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器 第第5 5章章 時(shí)序邏輯電路時(shí)序邏輯電路5.65.6基于基于MSIMSI時(shí)序電路的分析和設(shè)計(jì)時(shí)序電路的分析和設(shè)計(jì)圖圖5.1.1 5.1.1 時(shí)序邏輯電路時(shí)序邏輯電路 5.1 5.1 時(shí)序電路的基本概念時(shí)序電路的基本概念5.1.1 時(shí)序電路的結(jié)構(gòu)及邏輯方程表表5.1.1 5.1.1 狀態(tài)轉(zhuǎn)換表（狀態(tài)轉(zhuǎn)換表（1 1） 5.

2、1 5.1 時(shí)序電路的基本概念時(shí)序電路的基本概念5.1.2 狀態(tài)轉(zhuǎn)換表與狀態(tài)轉(zhuǎn)換圖1.1.狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表圖圖5.1.2 5.1.2 狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖 5.1 5.1 時(shí)序電路的基本概念時(shí)序電路的基本概念2.2.狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖圖圖5.1.4 5.1.4 同步時(shí)序電路與異步時(shí)序電路同步時(shí)序電路與異步時(shí)序電路 5.1 5.1 時(shí)序電路的基本概念時(shí)序電路的基本概念5.1.3 時(shí)序電路的分類1.1.同步時(shí)序電路與異步時(shí)序電路同步時(shí)序電路與異步時(shí)序電路 有的時(shí)序電路的輸出不有的時(shí)序電路的輸出不僅與存儲(chǔ)電路輸出的原狀態(tài)僅與存儲(chǔ)電路輸出的原狀態(tài)有關(guān)，而且和電路的輸入信有關(guān)，而且和電路的輸入信號(hào)

3、有關(guān)。而另一些時(shí)序電路號(hào)有關(guān)。而另一些時(shí)序電路僅與存儲(chǔ)電路輸出的原狀態(tài)僅與存儲(chǔ)電路輸出的原狀態(tài)有關(guān)。前者稱為米萊型有關(guān)。前者稱為米萊型（MealyMealy）電路，后者稱為）電路，后者稱為摩爾型（摩爾型（MooreMoore）電路。）電路。 5.1 5.1 時(shí)序電路的基本概念時(shí)序電路的基本概念2.2.米萊電路與摩爾電路米萊電路與摩爾電路圖圖5.1.6 5.1.6 自啟動(dòng)狀態(tài)圖與非自啟動(dòng)狀態(tài)圖自啟動(dòng)狀態(tài)圖與非自啟動(dòng)狀態(tài)圖3.3.自啟動(dòng)電路自啟動(dòng)電路 5.1 5.1 時(shí)序電路的基本概念時(shí)序電路的基本概念5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析5.2.1 時(shí)序電路的分析步驟

4、例例5.2.15.2.1試分析圖試分析圖5.2.15.2.1所示時(shí)序電路的邏輯功能，并說明所示時(shí)序電路的邏輯功能，并說明電路性質(zhì)（同步或異步、摩爾或米萊、能否自啟動(dòng)）。電路性質(zhì)（同步或異步、摩爾或米萊、能否自啟動(dòng)）。 解：（解：（1 1）外加時(shí)鐘信號(hào)）外加時(shí)鐘信號(hào)CPCP并聯(lián)在電路中所有觸發(fā)器的時(shí)并聯(lián)在電路中所有觸發(fā)器的時(shí)鐘端，且觸發(fā)方式一致鐘端，且觸發(fā)方式一致, ,是同步時(shí)序電路。根據(jù)給定的時(shí)序電路是同步時(shí)序電路。根據(jù)給定的時(shí)序電路，忽略觸發(fā)器時(shí)鐘信號(hào)列寫各觸發(fā)器激勵(lì)方程和輸出方程。圖，忽略觸發(fā)器時(shí)鐘信號(hào)列寫各觸發(fā)器激勵(lì)方程和輸出方程。圖5 5.2.1.2.1同步時(shí)序電路沒有輸入信號(hào)，輸出函

5、數(shù)只與存儲(chǔ)電路的輸同步時(shí)序電路沒有輸入信號(hào)，輸出函數(shù)只與存儲(chǔ)電路的輸出狀態(tài)有關(guān)，可以確定是摩爾型電路。出狀態(tài)有關(guān)，可以確定是摩爾型電路。5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析5.2.2 同步時(shí)序電路的分析舉例1.1.摩爾型同步時(shí)序電路的分析摩爾型同步時(shí)序電路的分析圖圖5.2.1 5.2.1 例例5.2.15.2.1時(shí)序電路時(shí)序電路5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析 （2）將每個(gè)觸發(fā)器的激勵(lì)方程代入對(duì)應(yīng)觸發(fā)器的特征方程 ，得到各觸發(fā)器的狀態(tài)方程。 （3）列狀態(tài)轉(zhuǎn)換表、畫狀態(tài)轉(zhuǎn)換圖和時(shí)序波形圖。狀態(tài)轉(zhuǎn)換表如表5.2.1，將3個(gè)觸發(fā)器的所有組合

6、寫在第1列原態(tài)上。根據(jù)狀態(tài)方程寫出對(duì)應(yīng)的現(xiàn)態(tài)值，如0號(hào)觸發(fā)器的現(xiàn)態(tài)是0號(hào)原態(tài)的非，所以將0號(hào)觸發(fā)器的原態(tài)取反后寫入現(xiàn)態(tài)Q0n+1列。同理1號(hào)和2號(hào)觸發(fā)器的現(xiàn)態(tài)依次寫出。 設(shè)初始狀態(tài)Q2nQ1nQ0n=000，次態(tài)為001，輸出F為0。如此狀態(tài)轉(zhuǎn)換到101，下一狀態(tài)又回到了初始狀態(tài)，形成新的循環(huán)，同時(shí)輸出F=1。5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析表表5.2.1 5.2.1 例例5.2.15.2.1狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析圖圖5.2.2 5.2.2 例例5.2.15.2.1狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖圖圖5.2.3

7、5.2.3 例例5.2.1 5.2.1 時(shí)序波形圖時(shí)序波形圖5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析圖圖5.2.5 5.2.5 例例5.2.25.2.2狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖圖圖5.2.6 5.2.6 例例5.2.35.2.3電路電路5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析2.2.米萊型同步時(shí)序電路的分析米萊型同步時(shí)序電路的分析5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析 （4）觀察圖5.2.7，當(dāng)X=1時(shí),觸發(fā)器輸出狀態(tài)按照00 01 10 10變化,每經(jīng)過3個(gè)或3個(gè)以上時(shí)鐘脈沖的上升沿，電路就停在10狀態(tài)，同時(shí)在輸出F產(chǎn)生1

8、個(gè)高電平。當(dāng)X=0時(shí),不論電路處于什么狀態(tài)，時(shí)鐘脈沖邊沿作用后，返回到00狀態(tài)，輸出F=0。 綜上所述，當(dāng)輸入信號(hào)X連續(xù)輸入3個(gè)或3個(gè)以上的1時(shí)，電路輸出為1，否則輸出為0。電路是一個(gè)由上升沿觸發(fā)的T觸發(fā)器組成的同步米萊型3個(gè)或連續(xù)3個(gè)1的序列信號(hào)檢測(cè)器。5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析表表5.2.3 5.2.3 例例5.2.35.2.3狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表圖圖5.2.7 5.2.7 例例5.2.35.2.3狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析5.2 5.2 基于觸發(fā)器的時(shí)序電路分析基于觸發(fā)器的時(shí)序電路分析5.2.

9、3 異步時(shí)序電路的分析舉例OSI ModelLayer畫全狀態(tài)轉(zhuǎn)換圖畫全狀態(tài)轉(zhuǎn)換圖123456712345675.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)5.3.1 時(shí)序電路的設(shè)計(jì)步驟 按原始狀態(tài)轉(zhuǎn)換圖或原始狀態(tài)轉(zhuǎn)換表設(shè)計(jì)按原始狀態(tài)轉(zhuǎn)換圖或原始狀態(tài)轉(zhuǎn)換表設(shè)計(jì)的時(shí)序電路不是最簡(jiǎn)的，因?yàn)檫@樣的電路存在許的時(shí)序電路不是最簡(jiǎn)的，因?yàn)檫@樣的電路存在許多冗余狀態(tài)。冗余狀態(tài)數(shù)目越多，設(shè)計(jì)的電路越多冗余狀態(tài)。冗余狀態(tài)數(shù)目越多，設(shè)計(jì)的電路越復(fù)雜。為了合理經(jīng)濟(jì)地實(shí)現(xiàn)時(shí)序電路的設(shè)計(jì)，應(yīng)復(fù)雜。為了合理經(jīng)濟(jì)地實(shí)現(xiàn)時(shí)序電路的設(shè)計(jì)，應(yīng)將狀態(tài)轉(zhuǎn)換表中的狀態(tài)減到最少，求取最簡(jiǎn)狀態(tài)將狀態(tài)轉(zhuǎn)換表中的狀態(tài)減到最少

10、，求取最簡(jiǎn)狀態(tài)轉(zhuǎn)換表。狀態(tài)簡(jiǎn)化并不是直接刪去某些狀態(tài)，而轉(zhuǎn)換表。狀態(tài)簡(jiǎn)化并不是直接刪去某些狀態(tài)，而是將兩個(gè)或兩個(gè)以上的等價(jià)狀態(tài)進(jìn)行狀態(tài)合并，是將兩個(gè)或兩個(gè)以上的等價(jià)狀態(tài)進(jìn)行狀態(tài)合并，求出最小化的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表。求出最小化的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表。2.2.狀態(tài)簡(jiǎn)化狀態(tài)簡(jiǎn)化5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì) 例例5.3.25.3.2試設(shè)計(jì)一個(gè)同步六進(jìn)制計(jì)數(shù)器，要求如下。試設(shè)計(jì)一個(gè)同步六進(jìn)制計(jì)數(shù)器，要求如下。 （1 1）避免計(jì)數(shù)器出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，即轉(zhuǎn)換的二進(jìn)制組態(tài)具）避免計(jì)數(shù)器出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，即轉(zhuǎn)換的二進(jìn)制組態(tài)具有相鄰性。有相鄰性。 （2 2）計(jì)數(shù)狀態(tài)不包括

11、全）計(jì)數(shù)狀態(tài)不包括全0 0。 解：（解：（1 1）確定原始狀態(tài)轉(zhuǎn)換圖和原始狀態(tài)轉(zhuǎn)換表。）確定原始狀態(tài)轉(zhuǎn)換圖和原始狀態(tài)轉(zhuǎn)換表。根據(jù)設(shè)計(jì)要求，同步六進(jìn)制計(jì)數(shù)器原始狀態(tài)有根據(jù)設(shè)計(jì)要求，同步六進(jìn)制計(jì)數(shù)器原始狀態(tài)有6 6個(gè)，即個(gè)，即N=6N=6。6 6個(gè)個(gè)狀態(tài)分別由狀態(tài)分別由S S0 0、S S1 1、S S2 2、S S3 3、S S4 4和和S S5 5表示。表示。S S0 0為初始狀態(tài)，在輸入為初始狀態(tài)，在輸入時(shí)鐘有效信號(hào)時(shí)鐘有效信號(hào)CPCP作用下作用下, ,電路狀態(tài)依次轉(zhuǎn)換。電路停留在狀態(tài)電路狀態(tài)依次轉(zhuǎn)換。電路停留在狀態(tài)S S5 5時(shí)，時(shí)，輸出輸出F F為為1 1。在狀態(tài)。在狀態(tài)S S5 5時(shí)，

12、再輸入一個(gè)有效時(shí)鐘信號(hào)，計(jì)數(shù)器返回時(shí)，再輸入一個(gè)有效時(shí)鐘信號(hào)，計(jì)數(shù)器返回初始狀態(tài)初始狀態(tài)S S0 0，輸出，輸出F F返回低電平。圖返回低電平。圖5.3.15.3.1是題目要求的同步六進(jìn)是題目要求的同步六進(jìn)制計(jì)數(shù)器原始狀態(tài)轉(zhuǎn)換圖。制計(jì)數(shù)器原始狀態(tài)轉(zhuǎn)換圖。 輸出盡管有一些相同，但次態(tài)不等價(jià)，所以原始狀態(tài)轉(zhuǎn)換圖輸出盡管有一些相同，但次態(tài)不等價(jià)，所以原始狀態(tài)轉(zhuǎn)換圖就是最簡(jiǎn)狀態(tài)轉(zhuǎn)換圖。因此狀態(tài)簡(jiǎn)化與合并這一步驟可以省去，就是最簡(jiǎn)狀態(tài)轉(zhuǎn)換圖。因此狀態(tài)簡(jiǎn)化與合并這一步驟可以省去，也可以忽略原始狀態(tài)轉(zhuǎn)換表和簡(jiǎn)化后的狀態(tài)轉(zhuǎn)換表。也可以忽略原始狀態(tài)轉(zhuǎn)換表和簡(jiǎn)化后的狀態(tài)轉(zhuǎn)換表。5.3.2 同步時(shí)序電路的設(shè)計(jì)舉例1

13、.1.摩爾型同步時(shí)序電路的設(shè)計(jì)摩爾型同步時(shí)序電路的設(shè)計(jì)5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì) （2 2）狀態(tài)編碼。由于）狀態(tài)編碼。由于N=6,N=6,故根據(jù)故根據(jù)2 2n-1n-1MM2 2n n, ,求得求得n=3n=3。因此六進(jìn)制計(jì)數(shù)器需要因此六進(jìn)制計(jì)數(shù)器需要3 3個(gè)個(gè)觸發(fā)器，每一狀態(tài)由觸發(fā)器，每一狀態(tài)由3 3位二位二進(jìn)制表示，即狀態(tài)進(jìn)制表示，即狀態(tài)S S0 0S S5 5都都為為3 3位二進(jìn)制，且不能分配位二進(jìn)制，且不能分配000000狀態(tài)。根據(jù)題目要求的狀態(tài)。根據(jù)題目要求的避免出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，避免出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，二進(jìn)制組態(tài)具有相鄰性，二進(jìn)制組態(tài)具有相鄰性，

14、選擇格雷碼分配各個(gè)狀態(tài)。選擇格雷碼分配各個(gè)狀態(tài)?？蛇x可選S S0 0=001=001、S S1 1=011=011、S S2 2=010=010、S S3 3=110=110、S S4 4=100=100和和S S5 5=101=101。圖圖5.3.1 5.3.1 例例5.3.25.3.2原始狀態(tài)轉(zhuǎn)換圖原始狀態(tài)轉(zhuǎn)換圖5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì) （3 3）確定觸發(fā)器類型，得出激勵(lì)信號(hào)。選用邊沿）確定觸發(fā)器類型，得出激勵(lì)信號(hào)。選用邊沿JKJK觸發(fā)器。觸發(fā)器。根據(jù)根據(jù)JKJK觸發(fā)器特征方程觸發(fā)器特征方程Q Qn+1n+1=JQ=JQn n+KQ+KQn n和和J

15、KJK觸發(fā)器的狀態(tài)轉(zhuǎn)換條件，觸發(fā)器的狀態(tài)轉(zhuǎn)換條件，得出對(duì)應(yīng)的得出對(duì)應(yīng)的3 3個(gè)個(gè)JKJK觸發(fā)器的激勵(lì)信號(hào)值，如表觸發(fā)器的激勵(lì)信號(hào)值，如表5.3.35.3.3所示。所示。表表5.3.3 5.3.3 例例5.3.35.3.3狀態(tài)轉(zhuǎn)換表狀態(tài)狀態(tài)轉(zhuǎn)換表狀態(tài)5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì) （4 4）求激勵(lì)方程、完成自啟動(dòng)?？筛鶕?jù)表）求激勵(lì)方程、完成自啟動(dòng)?？筛鶕?jù)表5.3.35.3.3，繪出激，繪出激勵(lì)信號(hào)的勵(lì)信號(hào)的6 6個(gè)卡諾圖，如圖個(gè)卡諾圖，如圖5.3.25.3.2所示。所示。圖圖5.3.2 5.3.2 例例5.3.25.3.2卡諾圖卡諾圖5.3 5.3 基于觸發(fā)器的

16、時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)表表5.3.4 5.3.4 例例5.3.25.3.2狀態(tài)轉(zhuǎn)換表狀態(tài)狀態(tài)轉(zhuǎn)換表狀態(tài)5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì) 計(jì)數(shù)器的兩個(gè)無效狀態(tài)是000和111，反填表5.3.4得到其次態(tài)為111和000。可以發(fā)現(xiàn)當(dāng)電路進(jìn)入兩個(gè)狀態(tài)之一后，在這兩個(gè)無效狀態(tài)中循環(huán)，不能自啟動(dòng)，形成死循環(huán)。為了電路能夠自啟動(dòng)，將原設(shè)計(jì)進(jìn)行微小的修正。將原態(tài)的000對(duì)應(yīng)的J2的1修改成0，再根據(jù)JK觸發(fā)器的狀態(tài)轉(zhuǎn)換條件，將次態(tài)的Q2n+1的1修改成0。重新對(duì)J2卡諾圖化簡(jiǎn)得 修改后的狀態(tài)轉(zhuǎn)換表自

17、動(dòng)進(jìn)入有效循環(huán)，稱表5.3.4為具有自啟動(dòng)功能的全狀態(tài)轉(zhuǎn)換表。5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)圖圖5.3.3 5.3.3 例例5.3.25.3.2全狀態(tài)轉(zhuǎn)換圖全狀態(tài)轉(zhuǎn)換圖圖圖5.3.4 5.3.4 例例5.3.25.3.2時(shí)序電路時(shí)序電路5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)2.2.米萊型同步時(shí)序電路的設(shè)計(jì)米萊型同步時(shí)序電路的設(shè)計(jì)5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì) （2 2）選擇觸發(fā)器、求激）選擇觸發(fā)器、求激勵(lì)方程和輸出方程。每一個(gè)勵(lì)方程和輸出方程。每一個(gè)狀態(tài)中有兩位二進(jìn)制數(shù)，可狀態(tài)中有兩位二進(jìn)制數(shù)，可以選

18、用以選用2 2個(gè)個(gè)D D觸發(fā)器實(shí)現(xiàn)。觸發(fā)器實(shí)現(xiàn)。 根據(jù)根據(jù)D D觸發(fā)器的特征方程觸發(fā)器的特征方程和圖和圖5.3.95.3.9所示的原始狀態(tài)所示的原始狀態(tài)轉(zhuǎn)換圖，作出電路的全狀態(tài)轉(zhuǎn)換圖，作出電路的全狀態(tài)轉(zhuǎn)換表，如表轉(zhuǎn)換表，如表5.3.105.3.10所示。所示。圖圖5.3.9 5.3.9 例例5.3.55.3.5原始狀態(tài)轉(zhuǎn)換圖原始狀態(tài)轉(zhuǎn)換圖5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)表表5.3.10 5.3.10 例例5.3.55.3.5全狀態(tài)轉(zhuǎn)換表全狀態(tài)轉(zhuǎn)換表5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)圖圖5.3.10 5.3.10 例例5.3.55.3

19、.5激勵(lì)信號(hào)卡諾圖激勵(lì)信號(hào)卡諾圖5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì) 設(shè)計(jì)異步時(shí)序電路時(shí)，觀察原始狀態(tài)轉(zhuǎn)換表設(shè)計(jì)異步時(shí)序電路時(shí)，觀察原始狀態(tài)轉(zhuǎn)換表要考慮每個(gè)觸發(fā)器的時(shí)鐘脈沖作用，觸發(fā)器輸出要考慮每個(gè)觸發(fā)器的時(shí)鐘脈沖作用，觸發(fā)器輸出狀態(tài)改變需要觀察前級(jí)的信號(hào)變化情況。首先從狀態(tài)改變需要觀察前級(jí)的信號(hào)變化情況。首先從外加時(shí)鐘信號(hào)的觸發(fā)器推導(dǎo)，確定對(duì)應(yīng)的觸發(fā)器外加時(shí)鐘信號(hào)的觸發(fā)器推導(dǎo)，確定對(duì)應(yīng)的觸發(fā)器的輸出狀態(tài)。再確定由其他信號(hào)作為時(shí)鐘有效時(shí)的輸出狀態(tài)。再確定由其他信號(hào)作為時(shí)鐘有效時(shí)的觸發(fā)器輸出狀態(tài)，逐級(jí)向前

20、，最終確定整體異的觸發(fā)器輸出狀態(tài)，逐級(jí)向前，最終確定整體異步時(shí)序電路，得出時(shí)鐘信號(hào)和控制信號(hào)的規(guī)律。步時(shí)序電路，得出時(shí)鐘信號(hào)和控制信號(hào)的規(guī)律。5.3 5.3 基于觸發(fā)器的時(shí)序電路設(shè)計(jì)基于觸發(fā)器的時(shí)序電路設(shè)計(jì)5.3.3 異步時(shí)序電路的設(shè)計(jì)舉例 圖圖5.4.15.4.1是中規(guī)模寄存是中規(guī)模寄存器器7427374273的邏輯符號(hào)，內(nèi)部的邏輯符號(hào)，內(nèi)部由由8 8個(gè)觸發(fā)器（具有公共個(gè)觸發(fā)器（具有公共清零端）構(gòu)成。清零端）構(gòu)成。D D7 7D D0 0為為信號(hào)輸入端信號(hào)輸入端,Q,Q7 7Q Q0 0為寄存為寄存器輸出端器輸出端,CP,CP為同步時(shí)鐘脈為同步時(shí)鐘脈沖信號(hào)沖信號(hào),R,R為復(fù)位端。復(fù)位為復(fù)位端

21、。復(fù)位是同步復(fù)位還是異步復(fù)位是同步復(fù)位還是異步復(fù)位觀察觀察7427374273功能表，如表功能表，如表5.4.15.4.1所示。所示。 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器5.4.1 寄存器1.1.寄存器寄存器7427374273 鎖存器鎖存器7437374373沒有設(shè)沒有設(shè)置時(shí)鐘脈沖輸入端，但可置時(shí)鐘脈沖輸入端，但可以對(duì)輸入的數(shù)據(jù)進(jìn)行存儲(chǔ)。以對(duì)輸入的數(shù)據(jù)進(jìn)行存儲(chǔ)。它由它由8 8個(gè)具有三態(tài)輸出的個(gè)具有三態(tài)輸出的D D鎖存器構(gòu)成鎖存器構(gòu)成, ,存儲(chǔ)存儲(chǔ)8 8位二進(jìn)位二進(jìn)制信息代碼。制信息代碼。 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器2.2.鎖存器鎖存

22、器7437374373 移位寄存器除了寄存數(shù)據(jù)以外，移位寄存器除了寄存數(shù)據(jù)以外，在時(shí)鐘脈沖控制下還可以將所存的數(shù)據(jù)在時(shí)鐘脈沖控制下還可以將所存的數(shù)據(jù)向右或向左移位。移位寄存器有多種分向右或向左移位。移位寄存器有多種分類方法。按移動(dòng)方向分，可分為單向移類方法。按移動(dòng)方向分，可分為單向移位寄存器和雙向移位寄存器。單向移位位寄存器和雙向移位寄存器。單向移位寄存器又分為左移寄存器和右移寄存器。寄存器又分為左移寄存器和右移寄存器。 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器5.4.2 移位寄存器 74195 74195由由4 4個(gè)個(gè)D D觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成4 4位右移寄存器，位右移寄

23、存器，D D3 3D D0 0為并行為并行輸入數(shù)據(jù)信輸入數(shù)據(jù)信號(hào)號(hào),Q,Q3 3Q Q0 0為寄為寄存器輸出。存器輸出。圖圖5.4.4 741955.4.4 74195邏輯符號(hào)邏輯符號(hào) 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器1.1.右移移位寄存器右移移位寄存器74195741951 1）復(fù)位）復(fù)位2 2）預(yù)置）預(yù)置3 3）保持）保持4 4）右移）右移 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器 例例5.4.6 5.4.6 分析圖分析圖5.4.125.4.12所示電路的邏輯功能。所示電路的邏輯功能。圖圖5.4.11 5.4.11 例例5.4.55.4.5電

24、路連接圖電路連接圖圖圖5.4.12 5.4.12 例例5.4.65.4.6電路連接圖電路連接圖 例例5.4.6 5.4.6 分析圖分析圖5.4.125.4.12所示電路的邏輯功能。所示電路的邏輯功能。 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器 解： 由圖5.4.12電路連接圖看出，若在反饋與非門輸入端接兩個(gè)相鄰觸發(fā)器輸出端Qi和Qi-1，則可構(gòu)成M=2i+1的計(jì)數(shù)器，形成奇數(shù)計(jì)數(shù)器。應(yīng)注意的是，這些電路工作之前先加負(fù)脈沖復(fù)位。 經(jīng)分析，圖5.4.12電路不管Q2作為輸出還是Q3或 作為輸出，都是1個(gè)時(shí)鐘脈沖，只不過占空比與時(shí)鐘脈沖CP不一樣，各輸出起始位不一樣。輸入時(shí)鐘信號(hào)

25、7個(gè)脈沖，輸出是1個(gè)脈沖，所以也是七進(jìn)制扭環(huán)形計(jì)數(shù)器。 各種計(jì)數(shù)器對(duì)輸入時(shí)鐘脈沖來說實(shí)際上也是個(gè)分頻器，如七進(jìn)制扭環(huán)形計(jì)數(shù)器(M=7)，其輸出脈沖周期是時(shí)鐘脈沖CP的7倍，因此輸出頻率為CP的1/7，用“7”表示，可稱作七分頻器。圖5.4.13所示電路是由移位寄存器74195構(gòu)成的分頻器電路，分頻信號(hào)取出端在與非門的輸入或輸出，并標(biāo)上了分頻數(shù)，請(qǐng)讀者自行分析其工作原理。 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器 74194 74194由由4 4個(gè)觸發(fā)器構(gòu)成個(gè)觸發(fā)器構(gòu)成4 4位雙向移位位雙向移位寄存器，寄存器，D D3 3D D0 0為并行數(shù)據(jù)信號(hào)輸入為并行數(shù)據(jù)信號(hào)輸入端端,

26、Q,Q3 3Q Q0 0為寄存器輸出端。在最高位觸為寄存器輸出端。在最高位觸發(fā)器的輸入端設(shè)置發(fā)器的輸入端設(shè)置1 1個(gè)左移串行數(shù)據(jù)輸入個(gè)左移串行數(shù)據(jù)輸入DSLDSL，在最低位觸發(fā)器的輸入端設(shè)置另一，在最低位觸發(fā)器的輸入端設(shè)置另一個(gè)右移串行數(shù)據(jù)輸入個(gè)右移串行數(shù)據(jù)輸入DSRDSR。具有異步復(fù)位、。具有異步復(fù)位、同步預(yù)置功能。同步預(yù)置功能。7419474194的邏輯符號(hào)圖如圖的邏輯符號(hào)圖如圖5.4.145.4.14所示，所示，7419474194的功能表如表的功能表如表5.4.85.4.8所示。所示。2.2.雙向移位寄存器雙向移位寄存器7419474194 5.4 5.4 集成寄存器和移位寄存器集成寄

27、存器和移位寄存器1 1）復(fù)位）復(fù)位4 4）右移和左移）右移和左移3 3）保持）保持2 2）預(yù)置）預(yù)置 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器 例例5.4.8 5.4.8 分析圖分析圖5.4.165.4.16所示所示8 8位并行位并行串行轉(zhuǎn)換電路的邏輯功能。串行轉(zhuǎn)換電路的邏輯功能。 解：圖解：圖5.4.165.4.16是由是由7419474194組成的組成的8 8位并行位并行串行轉(zhuǎn)換器，其轉(zhuǎn)換過串行轉(zhuǎn)換器，其轉(zhuǎn)換過程如表程如表5.4.115.4.11所示。所示。 圖圖5.4.16 741945.4.16 74194構(gòu)成的構(gòu)成的8 8位并行位并行串行轉(zhuǎn)換電路連接圖串行轉(zhuǎn)換電路

28、連接圖 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器 （1 1）外加一負(fù)脈沖的情況下，使）外加一負(fù)脈沖的情況下，使MAMAMBMB。8 8位位一組的并行數(shù)據(jù)一組的并行數(shù)據(jù)D D0 0、D D1 1、D D2 2、D D3 3、D D4 4、D D5 5、D D6 6和和D D7 7一起從低位到高位預(yù)置到一起從低位到高位預(yù)置到3 3片片7419474194的輸出的輸出0Q0Q1111Q Q1212Q Q1313Q Q2020Q Q2121Q Q2222Q Q2323Q Q3030。 （2 2）G G1 1輸入至少有輸入至少有1 1個(gè)低電平使個(gè)低電平使G G1 1輸出高電平。且當(dāng)輸

29、出高電平。且當(dāng)外加信號(hào)失效情況下，外加信號(hào)失效情況下，G2G2輸出低電平，輸出低電平，MAMA1 1，MBMB0 0，執(zhí)行右移操作。執(zhí)行右移操作。 （3 3）當(dāng)）當(dāng)G G1 1輸入都為高電平時(shí)，輸入都為高電平時(shí)，G G2 2的輸出為高電平，的輸出為高電平，使使MAMAMBMB，重新預(yù)置，重新預(yù)置8 8位并行數(shù)據(jù)。位并行數(shù)據(jù)。 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器表表5.4.11 85.4.11 8位并行位并行串行數(shù)據(jù)轉(zhuǎn)換過程表串行數(shù)據(jù)轉(zhuǎn)換過程表 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器 圖圖5.4.175.4.17所示電路是反所示電路是反饋移位型序列

30、饋移位型序列碼發(fā)生器，它碼發(fā)生器，它由移位寄存器由移位寄存器和組合電路組和組合電路組成。組合電路成。組合電路的輸出信號(hào)反的輸出信號(hào)反饋到移位寄存饋到移位寄存器。器。 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器5.4.3 移位寄存器型序列碼發(fā)生器1.1.反饋移位型序列信號(hào)發(fā)生器反饋移位型序列信號(hào)發(fā)生器 m m序列碼發(fā)生器也序列碼發(fā)生器也稱為最長(zhǎng)線性移位寄稱為最長(zhǎng)線性移位寄存器序列信號(hào)發(fā)生器。存器序列信號(hào)發(fā)生器。所謂最長(zhǎng)線性是其序所謂最長(zhǎng)線性是其序列長(zhǎng)度列長(zhǎng)度S=2S=2n n-1-1。 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器2.m2.m序列碼發(fā)生器序列碼發(fā)

31、生器表表5.4.13 5.4.13 序列的反饋函數(shù)表序列的反饋函數(shù)表 5.4 5.4 集成寄存器和移位寄存器集成寄存器和移位寄存器1.1.觸發(fā)觸發(fā)方式方式2.2.算術(shù)方式算術(shù)方式3.3.編碼編碼方式方式4.4.容量計(jì)容量計(jì) 數(shù)方式數(shù)方式5.5.復(fù)位、置復(fù)位、置位方式位方式 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器圖圖5.5.1 741605.5.1 74160邏輯符號(hào)及外引線排列圖邏輯符號(hào)及外引線排列圖 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器5.5.1 同步計(jì)數(shù)器1.1.加法計(jì)數(shù)加法計(jì)數(shù)74160/74161/74162/7416374160/74161/74162/74163 5.5 5.5 集成

32、計(jì)數(shù)器集成計(jì)數(shù)器圖圖5.5.6 5.5.6 用用7416174161實(shí)現(xiàn)實(shí)現(xiàn)1313進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器表表5.5.5 M=135.5.5 M=13態(tài)序表態(tài)序表 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器1.1.反饋復(fù)位法反饋復(fù)位法。（2 2）反饋預(yù)置法。）反饋預(yù)置法。（3 3）VHDLVHDL實(shí)現(xiàn)。實(shí)現(xiàn)。 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器 可逆計(jì)數(shù)器既有加可逆計(jì)數(shù)器既有加1 1計(jì)數(shù)，又有減計(jì)數(shù)，又有減1 1計(jì)數(shù)功能，計(jì)數(shù)功能，加加/ /減計(jì)數(shù)器又分為單時(shí)鐘控制加減計(jì)數(shù)器又分為單時(shí)鐘控制加/ /減計(jì)數(shù)器和減計(jì)數(shù)器和雙時(shí)鐘控制加雙時(shí)鐘控制加/ /減計(jì)數(shù)器。單時(shí)鐘控制加減計(jì)數(shù)器。單時(shí)鐘控制加/ /減

33、計(jì)減計(jì)數(shù)器需要增加一個(gè)控制信號(hào)數(shù)器需要增加一個(gè)控制信號(hào)X X控制計(jì)數(shù)器的加法控制計(jì)數(shù)器的加法計(jì)數(shù)操作和減法計(jì)數(shù)操作。雙時(shí)鐘控制加計(jì)數(shù)操作和減法計(jì)數(shù)操作。雙時(shí)鐘控制加/ /減計(jì)減計(jì)數(shù)器有兩個(gè)時(shí)鐘輸入控制端數(shù)器有兩個(gè)時(shí)鐘輸入控制端CPUCPU和和CPDCPD，當(dāng)，當(dāng)CPD=1CPD=1時(shí)，時(shí)，CPUCPU為時(shí)鐘信號(hào)作加法計(jì)數(shù)。為時(shí)鐘信號(hào)作加法計(jì)數(shù)。 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器2.2.可逆計(jì)數(shù)器可逆計(jì)數(shù)器74190/74191/74192/7419374190/74191/74192/741931 1）雙時(shí)鐘控制加）雙時(shí)鐘控制加/ /減計(jì)數(shù)器減計(jì)數(shù)器74192/7419374192/741

34、93 圖圖5.5.125.5.12（a a）是雙時(shí)鐘控制加）是雙時(shí)鐘控制加/ /減計(jì)數(shù)器減計(jì)數(shù)器74192/7419374192/74193邏輯符號(hào)，內(nèi)邏輯符號(hào)，內(nèi)部由部由4 4個(gè)邊沿個(gè)邊沿T T觸發(fā)器構(gòu)成的。觸發(fā)器構(gòu)成的。 圖圖5.5.125.5.12（b b）是）是74192/7419374192/74193的外引線排列圖。的外引線排列圖。圖圖5.5.12 74192/741935.5.12 74192/74193邏輯符號(hào)及外引線排列圖邏輯符號(hào)及外引線排列圖 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器（1 1）復(fù)位。）復(fù)位。（2 2）預(yù)置。）預(yù)置。（3 3）保持）保持（4 4）計(jì)數(shù)。）計(jì)數(shù)。 5

35、.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器2 2）單時(shí)鐘控制加）單時(shí)鐘控制加/ /減計(jì)數(shù)器減計(jì)數(shù)器74190/7419174190/741915.5.13 74190/741915.5.13 74190/74191邏輯符號(hào)邏輯符號(hào) 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器 （2 2）保持。）保持。（1 1）預(yù)置。）預(yù)置。（3 3）計(jì)數(shù)。）計(jì)數(shù)。 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器 例5.5.3 分析圖5.5.16所示電路功能。 解：（1）圖5.5.16中的復(fù)位端接低電平，復(fù)位功能失效。圖5.5.16（a）預(yù)置控制端接借位信號(hào)，故是減法計(jì)數(shù)。圖5.5.16（b）預(yù)置控制端接進(jìn)位信號(hào)，故是加法計(jì)數(shù)。圖圖5.

36、5.16 5.5.16 例例5.5.35.5.3電路電路 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器 （2 2）由于）由于7419374193是是84218421碼，共有碼，共有1616個(gè)狀態(tài)。減法計(jì)數(shù)個(gè)狀態(tài)。減法計(jì)數(shù)時(shí)借位狀態(tài)時(shí)借位狀態(tài)00000000無效，加法計(jì)數(shù)時(shí)進(jìn)位狀態(tài)無效，加法計(jì)數(shù)時(shí)進(jìn)位狀態(tài)11111111無效。無效。 （3 3）5.5.165.5.16圖（圖（a a）數(shù)據(jù)預(yù)置端預(yù)置的數(shù)據(jù)是）數(shù)據(jù)預(yù)置端預(yù)置的數(shù)據(jù)是10001000（8 8），從），從8 8到到0 0共共9 9個(gè)狀態(tài)，去掉個(gè)狀態(tài)，去掉1 1個(gè)無效狀態(tài)個(gè)無效狀態(tài)0 0，共，共8 8個(gè)狀態(tài)，個(gè)狀態(tài)，故故M=8M=8。 圖圖5.5

37、.165.5.16（b b）是加法計(jì)數(shù)，從狀態(tài)）是加法計(jì)數(shù)，從狀態(tài)01110111到到11111111共共9 9個(gè)狀個(gè)狀態(tài)。由于態(tài)。由于7419374193的異步置位功能，的異步置位功能，11111111狀態(tài)是瞬時(shí)狀態(tài)，是狀態(tài)是瞬時(shí)狀態(tài)，是無效狀態(tài)，故無效狀態(tài)，故M=8M=8。 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器 圖圖5.5.195.5.19（a a）是中規(guī)模計(jì)數(shù)器）是中規(guī)模計(jì)數(shù)器7429374293邏輯符號(hào)，有公共復(fù)位端邏輯符號(hào)，有公共復(fù)位端R R0101和和R R0202，相與之后連接到，相與之后連接到4 4個(gè)觸發(fā)器的異步復(fù)位端，個(gè)觸發(fā)器的異步復(fù)位端，7429374293有兩個(gè)時(shí)鐘輸入端

38、有兩個(gè)時(shí)鐘輸入端CPCP0 0和和CPCP1 1。 內(nèi)部有一個(gè)二進(jìn)制計(jì)數(shù)器，時(shí)鐘從內(nèi)部有一個(gè)二進(jìn)制計(jì)數(shù)器，時(shí)鐘從CP0CP0進(jìn)，在進(jìn)，在Q Q0 0輸出輸出, ,還有一個(gè)異步五還有一個(gè)異步五進(jìn)制計(jì)數(shù)器，時(shí)鐘從進(jìn)制計(jì)數(shù)器，時(shí)鐘從CPCP1 1進(jìn)，在進(jìn)，在Q Q3 3Q Q2 2Q Q1 1輸出，如圖輸出，如圖5.5.205.5.20（b b）所示。）所示。圖圖5.5.19 742935.5.19 74293異步計(jì)數(shù)器異步計(jì)數(shù)器 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器5.5.2 異步計(jì)數(shù)器1 1. .異步計(jì)數(shù)器異步計(jì)數(shù)器74293/7429074293/74290 1 1）置）置9 9 2 2）復(fù)位

39、）復(fù)位 3 3）計(jì)數(shù)）計(jì)數(shù) 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器 4290/74293 4290/74293通過不同的連接獲得任意通過不同的連接獲得任意模計(jì)數(shù)器、得到所需的任意編碼狀態(tài)。模計(jì)數(shù)器、得到所需的任意編碼狀態(tài)。 圖圖5.5.215.5.21的的Q Q0 0接到接到CP1CP1，時(shí)鐘從，時(shí)鐘從CPCP0 0引引入，計(jì)數(shù)器從入，計(jì)數(shù)器從Q Q3 3Q Q2 2Q Q1 1Q Q0 0輸出輸出, ,按按84218421碼計(jì)數(shù)。碼計(jì)數(shù)。 圖圖5.5.225.5.22的連接方法與圖的連接方法與圖5.5.215.5.21基本基本相同，但采用的芯片不同，最終的結(jié)果相同，但采用的芯片不同，最終的結(jié)果大不相同。大不相同。 5.5 5.5 集成計(jì)數(shù)器集成計(jì)數(shù)器1.1.異步計(jì)數(shù)器異步計(jì)數(shù)器74293/7429074293/74290圖圖5.5.21 M=55.5.21 M=5計(jì)數(shù)器電路計(jì)數(shù)器電路圖圖5.5.22 M=65.5.