1、 第21章 門電路和組合邏輯電路 電工學教研室電工學教研室返回返回目 錄21.1 21.1 數字電路概述數字電路概述21.2 21.2 晶體管的開關特性晶體管的開關特性21.3 21.3 分立元件門電路分立元件門電路21.4 21.4 TTLTTL門電路門電路21.5 21.5 MOSMOS門電路門電路21.6 21.6 邏輯代數邏輯代數21.7 21.7 組合邏輯電路的分析與綜合組合邏輯電路的分析與綜合21.8 21.8 加法器加法器21.9 21.9 編碼器編碼器21.10 21.10 譯碼器及顯示電路譯碼器及顯示電路21.11 21.11 數據分配器及數據選擇器數據分配器及數據選擇器21

2、.1 21.1 數字電路概述數字電路概述21.1.1 21.1.1 電子電路中的信號電子電路中的信號模擬信號模擬信號數字信號（脈沖信號）數字信號（脈沖信號）時間上連續(xù)變化的時間上連續(xù)變化的時間和幅度都是跳變的時間和幅度都是跳變的處理此類信號的處理此類信號的電路電路模擬電路模擬電路處理此類信號的處理此類信號的電路電路數字電路數字電路特點特點：注重電路的輸入、注重電路的輸入、 輸出大小、相位關系輸出大小、相位關系特點特點：注重電路的輸入、輸注重電路的輸入、輸出的邏輯關系出的邏輯關系返回目錄返回目錄21.1.2 21.1.2 脈沖信號的波形及參數脈沖信號的波形及參數脈沖是一種脈沖是一種躍變躍變信號信

3、號, ,并且并且持續(xù)時間短暫持續(xù)時間短暫矩形波矩形波尖頂波尖頂波返回目錄返回目錄實際矩形波的特征實際矩形波的特征A脈沖幅度脈沖幅度信號變化的最大值信號變化的最大值0.9A0.1Atf脈沖上升沿脈沖上升沿tr0.5Atp脈沖下降沿脈沖下降沿脈沖寬度脈沖寬度返回目錄返回目錄正脈沖正脈沖負脈沖負脈沖脈沖信號變化后的電脈沖信號變化后的電平值比初始電平值高平值比初始電平值高脈沖信號變化后的電脈沖信號變化后的電平值比初始電平值低平值比初始電平值低V0V0V5V5V0V0V5V5返回目錄返回目錄21.1.3 21.1.3 脈沖信號的邏輯狀態(tài)脈沖信號的邏輯狀態(tài)脈沖信號的狀態(tài)脈沖信號的狀態(tài)高電平高電平 用用1

4、1 表示表示V0V0V5V5V0V0V5V5低電平低電平 用用0 0 表示表示返回目錄返回目錄21.2 21.2 晶體管的開關特性晶體管的開關特性 UiUoKUccRK開開, 1o U輸出高電平輸出高電平K閉閉, 0o U輸出低電平輸出低電平輸入輸入信號信號控制控制開關開關狀態(tài)狀態(tài)可用三極管代替可用三極管代替返回目錄返回目錄晶體管的三種工作狀態(tài)晶體管的三種工作狀態(tài) 三極管是數字電路中最基本的開關元件，通常不是三極管是數字電路中最基本的開關元件，通常不是工作在工作在飽和區(qū)飽和區(qū)就是工作在就是工作在截止區(qū)截止區(qū)。放大區(qū)只是出現在三極。放大區(qū)只是出現在三極由飽和變?yōu)榻刂埂⒂山刂棺優(yōu)轱柡偷倪^渡過程中。

5、由飽和變?yōu)榻刂埂⒂山刂棺優(yōu)轱柡偷倪^渡過程中。369121324Q Q1 1Q Q2 2Q Q3 3mA/CIA 40BI V/CEUA 80A 120A 160飽和區(qū)飽和區(qū)截止區(qū)截止區(qū)放大區(qū)放大區(qū)CE(sat)U返回目錄返回目錄晶體管結電壓的典型數據晶體管結電壓的典型數據 管型管型 工工 作作 狀狀 態(tài)態(tài) 飽飽 和和 放放 大大 截截 止止開始截止開始截止可靠可靠截截止止硅管硅管(NPN)鍺管鍺管(PNP)3 . 01 . 0 V/CE(sat)UV/BEUV/BE(sat)UV/BEU7 . 03 . 0 7 . 06 . 03 . 02 . 0 1 . 0 5 . 00 1 . 0返回目錄

6、返回目錄例：如圖所示電路中，如圖所示電路中， V,6ccU ,k3CR ,k10BR 25, IUV,3V,1V1 當輸入電壓當輸入電壓分別為分別為和和時，時， 試問晶體管試問晶體管處于何種工作狀態(tài)？處于何種工作狀態(tài)？U UI IT TR RB BR RC C+ +U UC CC C返回目錄返回目錄解：解：2mAA102A103633CCCC(sat)RUIA800.08mAmA252C(sat)BIIB63BBEIBA10230A10107 . 03IRUUI當當V3IU時，時，晶體管已處于深度飽和狀態(tài)。晶體管已處于深度飽和狀態(tài)。晶體管臨界飽和時的基極電流晶體管臨界飽和時的基極電流B63BB

7、EIBA1030A10107 . 01IRUUI當當V1IU時，時，晶體管處于放大狀態(tài)晶體管處于放大狀態(tài)晶體管可靠截止。晶體管可靠截止。當當V1IU時，時，返回目錄返回目錄21.3 21.3 分立元件門電路分立元件門電路21.3.1 21.3.1 門電路的基本概念門電路的基本概念不 滿 足 條 件不 滿 足 條 件的的 電 信 號電 信 號能夠通過能夠通過“門門”不能夠通過不能夠通過“門門”滿足條件的電信號就是一種開關用電路做成這用電路做成這種開關種開關稱為稱為“門電路門電路”結論結論:門電路輸入信號與輸出信號之間存在一定的邏輯關系門電路輸入信號與輸出信號之間存在一定的邏輯關系返回目錄返回目錄

8、門電路門電路的輸入和輸出信號都是用門電路的輸入和輸出信號都是用電位電位（或叫（或叫電平電平）高低表示）高低表示負邏輯負邏輯正邏輯正邏輯高電平用高電平用“1”表示表示低電平用低電平用“0”表示表示高電平用高電平用“0”表示表示低電平用低電平用“1”表示表示輸入輸入信號信號輸出輸出信號信號返回目錄返回目錄1。“與與”門（門（ “與與”邏邏輯）輯）A、B、C 都滿足一定條件時，事件都滿足一定條件時，事件Y 才發(fā)生。才發(fā)生。EYABCYABC 燈燈Y亮的條件亮的條件：A “與與”B “與與”C 同時接同時接通通A1、B1、C1Y1A、B、C有一個為有一個為0Y0邏輯乘邏輯乘 邏輯與邏輯與返回目錄返回目

9、錄&與門的邏輯符號與門的邏輯符號ABCY返回目錄返回目錄2。“或或”門（門（ “或或”邏輯）邏輯）A、B、C 只要有一個滿足條件時只要有一個滿足條件時,事件事件Y 就發(fā)生就發(fā)生.AEYBC 燈燈Y亮的條件亮的條件：A “或或”B “或或”C只要有一個接只要有一個接通通A1“或或”B1“或或”C1Y1A、B、C 都為都為0Y0Y=A+B+C邏輯加邏輯加 邏輯或邏輯或返回目錄返回目錄1ABCY或門的邏輯符號或門的邏輯符號返回目錄返回目錄3?！胺欠恰遍T（門（ “非非”邏邏輯）輯）A 滿足條件時，事件滿足條件時，事件Y 不發(fā)生不發(fā)生A 不滿足條件時，事件不滿足條件時，事件Y 發(fā)生發(fā)生AEYRA

10、Y 燈燈Y亮的條件：亮的條件： A 不接通不接通A0Y1A1Y0 燈燈Y不亮的條件：不亮的條件： A 接通接通邏輯非邏輯非返回目錄返回目錄AY非門的邏輯符號非門的邏輯符號1返回目錄返回目錄21.3.2 21.3.2 二極管二極管“與與”門電路門電路YDADBAB+U +12VCDC 0 0 0 0.3 0 0 3 0.3 0 3 0 0.3 0 3 3 0.3 3 0 0 0.3 3 0 3 0.3 3 3 0 0.3 3 3 3 3AuBuCuYu輸入端輸入端輸出端輸出端二極管二極管返回目錄返回目錄“與與”邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表） A B C Y 0 0 0 0 0 0 1

11、0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1YABC0 表表示示低低電電平平1 表表示示高高電電平平返回目錄返回目錄21.3.3 21.3.3 二極管二極管“或或”門電路門電路YDADBAB-12VDCCR 0 0 0 0 0 0 3 3.3 0 3 0 3.3 0 3 3 3.3 3 0 0 3.3 3 0 3 3.3 3 3 0 3.3 3 3 3 3.3AuBuCuFu輸入端輸入端輸出端輸出端返回目錄返回目錄“或或”邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表） A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1

12、 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1Y=A+B+C返回目錄返回目錄21.3.4 21.3.4 晶體管晶體管“非非”門電門電路路RKAY+UCCRBRC-UBB工作狀態(tài)工作狀態(tài): : 飽和飽和 截止截止 uA uY 3V 0.3 0V 3.3 加負電源為了可靠截止加負電源為了可靠截止 A Y 0 1 1 0“非非”邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表）返回目錄返回目錄基本門電路基本門電路“非非”門電路門電路“或或”門電路門電路“與與”門電路門電路不同組合不同組合組合電路組合電路DY+12V +3VDADBAB+12VDCCRKRBRRC與門與門非門非門與非門與非門C

13、BAY返回目錄返回目錄“與與非非”邏輯狀態(tài)表（真值表）邏輯狀態(tài)表（真值表） A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0全全 “1” “1”出出 “0” , “0” ,有有 “0” “0” 出出 “1” “1”返回目錄返回目錄思考題：思考題： 用二極管用二極管 “ “或或”門和晶體管門和晶體管 “ “非非”門聯接成門聯接成 “ “或非或非”門電路，并列出它的門電路，并列出它的邏輯狀態(tài)表。邏輯狀態(tài)表。 返回目錄返回目錄21.4 21.4 TTLTTL門電路門電路TTLTTL是一種集成門電路是一種集成

14、門電路21.4.1 21.4.1 TTL “TTL “與非與非” ” 門電路門電路+5VYR4R2R13kT2R5R3T3T4T1T5ABC750 3k360 100 返回目錄返回目錄1.1.輸入端不全為輸入端不全為 “1” “1”的情況的情況YR4R2R13k T2R5R3T3T4T1T5AB750 3k360 100 C0.3V1V電位接近電源電壓使電位接近電源電壓使 T T3 3 ，T T4 4導通導通輸出端電位輸出端電位3.6VV7 . 07 . 05Y V截止截止負載負載拉電流拉電流該電壓不足以該電壓不足以使使T T2 2、T T5 5導通導通2. 2. 輸入端全為輸入端全為 “1”

15、 “1”的情況的情況YR4R2R13kT2R5R3T3T4T1T5ABC750 3k360 100 全接高電全接高電平平 “3 “3V”V”導通鉗位在鉗位在2.12.1V V約約1 1V V都截止都截止負載門負載門灌電流灌電流輸出端電位輸出端電位3V. 0YV3V3V3V兩種實際的兩種實際的TTL” TTL” 與非與非“門芯片門芯片213 4 5 6 7891011121314CT74LS20(4CT74LS20(4輸入輸入2 2門門) )213 4 5 6 7891011121314CT74LS00(2CT74LS00(2輸入輸入4 4門門) )返回目錄返回目錄TTL “TTL “與非與非”

16、 ” 門的特性及技術參數門的特性及技術參數 1. 1. TTL “TTL “與非與非” ” 門的電壓傳輸特門的電壓傳輸特性性)(IoUfU BCA123V/OUV/IU1234返回目錄返回目錄2. 2. 輸出高電平電壓輸出高電平電壓UOH和輸出低電平電壓和輸出低電平電壓 UOL123/VOUV/IU1234BDACE輸出高電平電壓輸出高電平電壓 U UOHOH對應于對應于AB AB 段輸出電壓段輸出電壓輸出低電平電壓輸出低電平電壓 U UOLOL對對應于應于DE DE 段輸出電壓段輸出電壓 0.4V 2.4VOLOHUU通用通用TTL “TTL “與非與非” ” 門門典型值典型值 0.3V 3

17、.4VOLOHUU返回目錄返回目錄ILUNLUOFFUBCAV/IU123V/OU12343.3.噪聲容限電壓噪聲容限電壓 低電平噪聲容限電壓低電平噪聲容限電壓 UNL在保證輸出的高電平電壓不低于額定值在保證輸出的高電平電壓不低于額定值9090的條件下所的條件下所容許疊加在輸入低電平上的最大噪聲（或干擾）電壓。容許疊加在輸入低電平上的最大噪聲（或干擾）電壓。ILOFFNLUUU是在保證條件下所容許是在保證條件下所容許的最大輸入低電平電壓的最大輸入低電平電壓返回目錄返回目錄NHUONUIHUBCA3.3.噪聲容限電壓噪聲容限電壓 高電平噪聲容限電壓高電平噪聲容限電壓 UNH在保證輸出的低電平電壓

18、的條件下所容許疊加在輸入高在保證輸出的低電平電壓的條件下所容許疊加在輸入高電平（極性和輸入信號相反）的最大噪聲（干擾）電壓電平（極性和輸入信號相反）的最大噪聲（干擾）電壓ONIHNHUUU123V/OUV/IU1234在上述保證條件下所容在上述保證條件下所容的最小輸入高電平電壓的最小輸入高電平電壓返回目錄返回目錄例如：例如：設設TTL “TTL “與非與非” ” 門的數據門的數據為為V;6 . 1 V,9 . 0 V,4 . 0 V,7 . 2ONOFFILIHUUUU則：則： V5 . 04 . 09 . 0NLUV1 . 16 . 17 . 2NHU返回目錄返回目錄5 5。扇出系數。扇出系

19、數NO指一個指一個 “ “與非與非” ” 門能帶同類門的最大數目，表示帶負載能門能帶同類門的最大數目，表示帶負載能力力G G2 2G G3 3G GN NG G1 18ON對對TTL “TTL “與非與非”門門ON如何計算如何計算 N NO O返回目錄返回目錄前后級之間的電流關系前后級之間的電流關系&前級前級&后級后級前級輸出高電平前級輸出高電平前級流出電流前級流出電流 I IOHOH（拉電流）拉電流）輸入高電平電流輸入高電平電流 I IiHiH返回目錄返回目錄前后級之間的電流關系前后級之間的電流關系&前級前級&后級后級前級輸出低電平前級輸出低電平 流入前級電流

20、流入前級電流 IOL（灌電流）灌電流）輸入低電平電流輸入低電平電流 IiL返回目錄返回目錄名稱及符號名稱及符號 含義含義 輸入低電平電流輸入低電平電流 IiL 輸入為低電平時流入輸輸入為低電平時流入輸入端的電流入端的電流-1 .4mA。 輸入高電平電流輸入高電平電流 IiH 輸入為高電平時流入輸輸入為高電平時流入輸入端的電流入端的電流幾十幾十A。 IOL及其極限及其極限 IOL（max） 當當 IOL IOL(max)時， 輸入時， 輸入不再是低電平。不再是低電平。 IOH及其極限及其極限 IOH (max) 當當 IOH IOH(max)時， 輸出時， 輸出不再是高電平。不再是高電平。 關于

21、電流的技術參數關于電流的技術參數返回目錄返回目錄G G2 2G G1 1G G3 3G GN N前級輸出為高電平時前級輸出為高電平時IOHIiH1IiH3IiH2IiHN輸出高電平時，流出前輸出高電平時，流出前級的電流（拉電流）：級的電流（拉電流）：iHNiH2iH1OHIIII 前級輸出前級輸出高電平高電平返回目錄返回目錄G G2 2G G1 1G G3 3G GN N前級輸出為低電平時前級輸出為低電平時IOLIiL1IiL3IiL2IiLN輸出低電平時，流入前輸出低電平時，流入前級的電流（灌電流）：級的電流（灌電流）：iLNiL2iL1OLIIII 前級輸出前級輸出低電平低電平返回目錄返回

22、目錄6. 平均傳輸延遲時間平均傳輸延遲時間tuiotuoo50%50%tpd1tpd2平均傳輸延遲時間平均傳輸延遲時間)(212pd1pdpdttt注意注意：此值愈小愈好此值愈小愈好上升延遲時間上升延遲時間下降延遲時間下降延遲時間返回目錄返回目錄21.4.2 21.4.2 三態(tài)輸出三態(tài)輸出 “ “與非與非” ” 門電路門電路YR4R2R1T2R5R3T3T4T1T5ABUCCDE輸入端輸入端使能使能端端輸出端輸出端圖形符號圖形符號&ABYE返回目錄返回目錄R4R2R1T2R5R3T3T4T1T5DABE1YUCC截止截止決定于決定于A A、B B的狀態(tài)，實的狀態(tài)，實現現 “ “與非與非

23、” ” 邏輯關系邏輯關系工作原理工作原理返回目錄返回目錄R4R2R1T2R5R3T3T4T1T5DABE 0YUCC1V截止截止1V截止截止輸出端處于高輸出端處于高阻狀態(tài)，相當阻狀態(tài)，相當于開路狀態(tài)于開路狀態(tài)工作原理工作原理E高電高電平時平時高阻高阻狀態(tài)狀態(tài)返回目錄返回目錄E1E2E3總線（母線）總線（母線）三態(tài)門主要作為三態(tài)門主要作為TTL電路電路 與與總線總線間的間的接口電路接口電路用途：用途：此時接受此時接受G G2 2的的輸出。輸出。 G G1 1 、G G3 3呈高阻狀態(tài)呈高阻狀態(tài)返回目錄返回目錄 控制端控制端E E 輸入端輸入端 輸出端輸出端Y Y A B 1 0 0 1 1 0

24、1 0 1 1 1 1 0 0 X X 高阻高阻三態(tài)輸出三態(tài)輸出 “ “與非與非” ” 門的邏輯狀態(tài)表門的邏輯狀態(tài)表返回目錄返回目錄+5VYR4R2R13kT2R5R3T3T4T1T5ABC750 3k100 +5VYR2R13kT2R3T1T5ABC750 RLU21.4.3 21.4.3 集電極開路集電極開路 “ “與非與非” ” 門電路門電路( (OC門門) )返回目錄返回目錄&OC門電路的符號門電路的符號注意與注意與 普通普通 與非門的區(qū)別與非門的區(qū)別返回目錄返回目錄&Y1Y2Y3YOC門可以實現門可以實現“線與線與”功能功能Y=Y1Y2Y3UCCRL“線與線與”輸出端

25、直接相連輸出端直接相連返回目錄返回目錄21.5 21.5 MOS 門電路門電路21.5.1 21.5.1 NMOS 門電路門電路1. 1. NMOS “ “非非” ” 門電路門電路AYUDDT1T2驅動管驅動管負載管負載管AYUDD等效電路返回目錄返回目錄AYUDDT1T2BT32. NMOS “與非與非” 門電路門電路兩個驅動管兩個驅動管串聯串聯A、B 一個或全接低電平時，一個或全接低電平時，驅動管截止驅動管截止輸出端輸出高電平輸出端輸出高電平A、B 接高電平時，接高電平時，T1 與與 T2 導通導通輸出端輸出低電平輸出端輸出低電平BAY 返回目錄返回目錄3.NMOS “或非或非” 門電路門

26、電路YUDDT1T2ABT3兩個驅動管兩個驅動管并聯并聯A、B 接低電平時，接低電平時，T1 與與 T2 截止截止輸出端輸出高電平輸出端輸出高電平A、B 一個或全接高電平時，一個或全接高電平時，相應驅動管導通相應驅動管導通輸出端輸出低電平輸出端輸出低電平BAY返回目錄返回目錄21.5.2 21.5.2 CMOS 門電路門電路1 1。CMOS “非非” ” 門電路門電路UDDST2DT1AYSDN 溝道溝道P 溝道溝道互補對稱結構互補對稱結構CMOS 電路電路返回目錄返回目錄工作原理工作原理A0UDDST2DT1YSD截止截止導通導通輸出輸出 Y1返回目錄返回目錄工作原理工作原理A1UDDST2

27、DT1YSD導通導通截止截止輸出輸出 Y0返回目錄返回目錄2. 2. CMOS “ “與非與非” ” 門電路門電路UDDT3T2AYT1BT4N 溝道增強型管溝道增強型管兩管串聯兩管串聯驅動管驅動管P 溝道增強型管溝道增強型管兩管并聯兩管并聯負載管負載管返回目錄返回目錄A1UDDT3T2YT1T4B1導通導通電阻很低電阻很低截止截止電阻很高電阻很高12. 2. CMOS “ “與非與非” ” 門電路門電路返回目錄返回目錄A0UDDT3T2YT1T4B1截止截止電阻很高電阻很高導通導通電阻很低電阻很低02. 2. CMOS “ “與非與非” ” 門電路門電路返回目錄返回目錄3. 3. CMOS

28、“ “或非或非” ” 門電路門電路UDDT3T2AT1T4BN 溝道增強型管溝道增強型管兩管并聯兩管并聯驅動管驅動管P 溝道增強型管溝道增強型管兩管串聯兩管串聯負載管負載管返回目錄返回目錄UDDT3T2T1T4A0B0截止截止導通導通Y13. 3. CMOS “ “或非或非” ” 門電路門電路返回目錄返回目錄UDDT3T2T1T4A0B1截止截止導通導通Y03. 3. CMOS “ “或非或非” ” 門電路門電路返回目錄返回目錄4. 4. CMOS 傳輸門電路傳輸門電路UDDT1T2uIuOCCSSDD控制極控制極控制極控制極10傳輸門導通傳輸門導通uO uI返回目錄返回目錄4. 4. CMO

29、S 傳輸門電路傳輸門電路UDDT1T2uIuOCCSSDD控制極控制極控制極控制極01傳輸門不導通傳輸門不導通uO uI關系不存在關系不存在返回目錄返回目錄uIuOCCTG1與與“非非”門組成門組成的的開關電路開關電路 uIuOCCTGCMOS 傳輸門電路傳輸門電路 圖形符號圖形符號返回目錄返回目錄2.5. CMOS電路電路的優(yōu)點的優(yōu)點、靜態(tài)功耗?。ㄖ挥徐o態(tài)功耗?。ㄖ挥?。01mW) 。、允許電源電壓范圍寬（允許電源電壓范圍寬（3 18V）。）。3、扇出系數大，抗噪容限大。扇出系數大，抗噪容限大。CMOS電路電路的缺點的缺點2、集成度較低集成度較低、制造工藝復雜。制造工藝復雜。 返回目錄返回目

30、錄21.6 21.6 邏輯代數邏輯代數21.6.1 21.6.1 邏輯代數運算法則邏輯代數運算法則在邏輯代數中，用在邏輯代數中，用 “1”“1” 、“0”“0” 表示兩種狀表示兩種狀態(tài)態(tài)普通代數表示普通代數表示數量關系數量關系邏輯代數表示邏輯代數表示邏輯關系邏輯關系邏輯代數中基本運算邏輯代數中基本運算邏輯乘（邏輯乘（“與與”運算）運算） 邏輯加（邏輯加（“或或”運算）運算） 求求 反（反（“非非”運算）運算） 返回目錄返回目錄0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=11001 由三種基本的邏輯運算關系由三種基本的邏輯運算關系得以下運算結論得以下運算結論返回目錄返回

31、目錄1.基本運算法則基本運算法則1. A 0 =0 A=0 2. A 1=1 A=A0 A 3. A A=A1 A A A 4.0 AAA A 5. A+0=A 0 A 返回目錄返回目錄1 A 7.7. A+ A = A6. A+1=18.1 AAAA A A AA 9.返回目錄返回目錄普通代數能否寫成這種形式？交換律交換律結合律結合律分配律分配律10. A+B=B+A11. A B=B A13. A+B+C=A+ ( B+C ) =(A+B)+C12. ABC=(AB) C =A (BC) 14. A(B+C)=AB+AC15. A+BC=(A+B)(A+C)2.運算規(guī)律運算規(guī)律返回目錄返回

32、目錄16. A（A+B）=A證明：證明： A（A+B）=AAABAAB A（1B）A吸收律吸收律17.ABBAA )(18.AABA 19.BABAA 證明：證明：BABAAABAA )(20.ABAAB 21.ABABA )(返回目錄返回目錄吸收律（摩根定律）吸收律（摩根定律）21.ABABA )(BAAB 22.證明：證明：AAABBAABBBAABAABABA )()(23.ABBA 返回目錄返回目錄21.6.2 21.6.2 邏輯函數邏輯函數邏輯函數邏輯函數 Y Y（A A、B B、C C ）A、B、C 是是輸入變量輸入變量，Y 是是輸出變量輸出變量。字母上無反號的叫字母上無反號的叫原

33、變量原變量，有反號的叫，有反號的叫反變量反變量。任何一件具體事物的因果關系都可以用一個邏輯函數描述任何一件具體事物的因果關系都可以用一個邏輯函數描述邏輯函數常用邏輯函數常用等方法描述等方法描述邏輯狀態(tài)表邏輯狀態(tài)表 邏輯式邏輯式 邏輯圖邏輯圖 卡諾圖卡諾圖返回目錄返回目錄舉重裁判電路舉重裁判電路BC A Y主裁判控主裁判控制按鈕制按鈕副裁判控副裁判控制按鈕制按鈕只有當主裁判按下按鈕只有當主裁判按下按鈕A ，同時至少有一名副裁判同時至少有一名副裁判按下按鈕按下按鈕B 或或C 時，指示燈時，指示燈Y 才會亮。才會亮。指示燈指示燈Y 的狀態(tài)是按鈕的狀態(tài)是按鈕A、B、C 狀態(tài)的函數狀態(tài)的函數A1、B1、

34、C1 表示三個按鈕按下的狀態(tài)，表示三個按鈕按下的狀態(tài)，A0、B0、C0 表示三個按鈕沒有按下的狀態(tài)，表示三個按鈕沒有按下的狀態(tài)，Y Y1 1 指示燈亮，指示燈亮，Y Y0 0 表示指示燈不亮。表示指示燈不亮。Y（A、B、C）返回目錄返回目錄21.6.2 21.6.2 邏輯函數的表示方法邏輯函數的表示方法一、邏輯真值表一、邏輯真值表以表格的形式表示輸入、輸出變量的邏輯狀態(tài)關系以表格的形式表示輸入、輸出變量的邏輯狀態(tài)關系舉重裁判電路的邏輯狀態(tài)表舉重裁判電路的邏輯狀態(tài)表 輸入輸入 輸出輸出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

35、 0 0 0 0 0 1 1 1 二、邏輯函數式二、邏輯函數式 用用 “與與”、 “或或” 、“非非” 等邏輯運算的組合式，等邏輯運算的組合式，表示邏輯函數的輸入與輸出的關系的邏輯狀態(tài)關系。表示邏輯函數的輸入與輸出的關系的邏輯狀態(tài)關系。BC A Y舉重裁判電路的邏輯函數式舉重裁判電路的邏輯函數式YA（B +C）返回目錄返回目錄三、邏輯圖三、邏輯圖 用用 “ “與與”、 “或或” 、“非非” 等相應的邏輯符號表示函等相應的邏輯符號表示函數關系數關系YA（B +C）或門，實現或門，實現 Y1 B +C&1ABCYY1與門，實現與門，實現 Y Y1 A返回目錄返回目錄四、卡諾圖四、卡諾圖在在

36、 n 變量邏輯函數中，若變量邏輯函數中，若m 為包含為包含 n 個因子的乘積項，而且這個因子的乘積項，而且這 n 個變量均個變量均以原變量或反變量的形式在以原變量或反變量的形式在 m 中出現中出現一次，稱一次，稱 m 為該組變量的最小項。為該組變量的最小項。例如：例如：A、B、C三變量的最小項有三變量的最小項有CBACBACBACBACBACABBCAABC共共8個最小項（個最小項（23個）個）n 個個變量變量共有共有 個最小項個最小項n2最小項最小項返回目錄返回目錄CBACBACBACBACBACABBCAABC 若兩個最小項只有一個變量以原、反區(qū)別，若兩個最小項只有一個變量以原、反區(qū)別，稱

37、它們稱它們邏輯相鄰邏輯相鄰。如如CBABCA只有只有C 變量以原、反區(qū)別，具有相鄰性變量以原、反區(qū)別，具有相鄰性BA邏輯相鄰的項邏輯相鄰的項可以合并，消可以合并，消去一個因子。去一個因子。最小項有如下重要性質最小項有如下重要性質 ：1. 在輸入變量的任何取值下在輸入變量的任何取值下, 必有一個最小項必有一個最小項,而且僅而且僅 有一個最小項的值為有一個最小項的值為12. 任意兩個最小項的乘積為任意兩個最小項的乘積為03. 全體最小項之和為全體最小項之和為14. 具有相鄰性的兩個最小項之和可以合并成一項并具有相鄰性的兩個最小項之和可以合并成一項并消去一個因子消去一個因子返回目錄返回目錄卡諾圖卡諾

38、圖卡諾圖卡諾圖卡諾圖的每一個方塊（最小項）卡諾圖的每一個方塊（最小項）代表一種輸入組合，并且把對應的輸代表一種輸入組合，并且把對應的輸入組合注明在陣列圖的左方和上方。入組合注明在陣列圖的左方和上方。是與變量的最小項對應的按一定規(guī)則排列的是與變量的最小項對應的按一定規(guī)則排列的方格圖，每一個小方格填入一個最小方格圖，每一個小方格填入一個最小.項。項。BABAABBA0101BACBACBABCACBACABABCCBACBA0100011110ABC返回目錄返回目錄單元單元編號編號0010填入填入ABCD0100函數函數值值DCBADCBACDBADCBADBCAABCDBCDADCBADCBAD

39、CABDCAB10m1m3m2m6m7m5m4m12m13m15m14m0m8m9m11mDCBADCBACDBADCBADABCABCD0001111000011110四變量卡諾圖四變量卡諾圖只有只有一項一項不同不同返回目錄返回目錄 輸入輸入 輸出輸出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 010001111011100000ABC舉重裁判電路舉重裁判電路卡諾圖卡諾圖)7 , 6 , 5(),(ABCCABCBACBAFY返回目錄返回目錄用卡諾圖表示邏輯函數用卡諾圖表示邏輯函數邏輯函數邏

40、輯函數最小項之和最小項之和對應位置寫對應位置寫1其余寫其余寫0寫成寫成在卡諾在卡諾圖上圖上結論：結論：任何一個邏輯函數都等于它的卡諾圖任何一個邏輯函數都等于它的卡諾圖 中填中填1 1的那些最小項之和。的那些最小項之和。返回目錄返回目錄例：用卡諾圖表示邏輯函數用卡諾圖表示邏輯函數BAACDDBADCBAY解：首先把首先把Y化成最小項之和的形式化成最小項之和的形式)()()(CCBACDBBADCCBADCBAY)()( DDCBADDCBACDBAABCDDCBADBCADCBADCBADCBADCBACDBACDBAABCDDCBADBCADCBAmmmmmmm返回目

41、錄返回目錄 1 1 1 1 0 1 0 0 1 0 0 1 0 0 1 00001111000011110CDAB畫出四變量的卡諾圖，在對應于函數畫出四變量的卡諾圖，在對應于函數式中各最小式中各最小 的位置上填入的位置上填入1 ，其余位，其余位置上填入置上填入0 ，就得到如下，就得到如下Y 的卡諾圖的卡諾圖返回目錄返回目錄21.6.3 21.6.3 邏輯函數的化簡邏輯函數的化簡1. 1. 應用邏輯代數運算法則化簡應用邏輯代數運算法則化簡(1) (1) 并項法并項法應用應用ABAAB和和1 AA例例： 試用并項法下列邏輯函數：試用并項法下列邏輯函數：CDBACDBAY1CDABAACDBAY2C

42、BCACBAY3BCDDCBDBCDCBY4返回目錄返回目錄ACDBCDBACDBACDBAY)(1解：解：CDBCDBACDBACDABAACDBAY)()( 2CCBACBACBACBACBACBACBCACBAY)()()()( )(3BDCBDCBCDDCBDCDCBBCDDCBDBCDCBY)()( )()( 4返回目錄返回目錄(2) 配項法配項法應用應用),(AABB將將AA與某乘積項相乘，后展開，合并化簡與某乘積項相乘，后展開，合并化簡如如：CAABBCACABCBACABCAABAACBCAABCBCAABY)1 ()1 ( )(返回目錄返回目錄（3 3）吸收法）吸收法利用利用

43、AABA可將可將AB項消去。項消去。如如：ADADADBCBAADABDCBAY)( )(1ABDCDCABABDCABABDCABABY)( )(2返回目錄返回目錄（4 4）消項法）消項法利用利用CAABBCCAAB將將BC項消去項消去如：如：EBADCBAEDCEBADCBAEDCEBADCBAY )()()( )(返回目錄返回目錄（5 5）消因子法）消因子法利用利用BABAA將將BA中的因子中的因子A消去。消去。如：如：ACBABCBY1CBCDACBCDAACBACDAAY )( 2返回目錄返回目錄（6） 加項法加項法利用利用AAA加入相同項后，合并化簡。加入相同項后，合并化簡。如：如

44、：ACBCBBACAABCABCCBABCAABCCBABCAABCY )()( 返回目錄返回目錄2. 應用卡諾圖化簡應用卡諾圖化簡用卡諾圖化簡的思想就是利用基本定律用卡諾圖化簡的思想就是利用基本定律ABAAB把互反的變量消去把互反的變量消去,使兩個乘積項合并為一個乘積項。使兩個乘積項合并為一個乘積項。利用卡諾圖化簡的規(guī)則：利用卡諾圖化簡的規(guī)則： 將取值為將取值為 “1”的相鄰小方格圈成矩形，相鄰小方格包括最上的相鄰小方格圈成矩形，相鄰小方格包括最上 行與最下行及最左列與最右列同列或同行兩端的兩個小方格。行與最下行及最左列與最右列同列或同行兩端的兩個小方格。 圈的個數應最少，圈內小方格個數應盡

45、可能多。圈的個數應最少，圈內小方格個數應盡可能多。 所圈取值為所圈取值為 “1”的相鄰小方格的個數應為的相鄰小方格的個數應為 2n 個個 每圈一個新的圈時，必須包含至少一個從未圈過的最小項。每圈一個新的圈時，必須包含至少一個從未圈過的最小項。 每一個取值為每一個取值為 “1” 的小方格可被圈多次。的小方格可被圈多次。 相鄰的兩項可合并為一項，并消去一個因子；相鄰的兩項可合并為一項，并消去一個因子； 化簡后的邏輯式是各化簡項的邏輯和。化簡后的邏輯式是各化簡項的邏輯和。返回目錄返回目錄00CDAB01101110110100000000000BDDCCBA例：例：用卡諾圖化簡邏輯函數用卡諾圖化簡邏

46、輯函數 )15,13,9,7,5,4,1(mY畫出四變量的卡諾圖畫出四變量的卡諾圖111 1把函數把函數 所具有的最小項為的填入相應的小方格中所具有的最小項為的填入相應的小方格中1 1111 11 11 1將函數式中沒有出現最小項的位置填將函數式中沒有出現最小項的位置填圈取值為圈取值為1 1的小方格的小方格, ,個數為個數為n n, ,小方格盡可能地多取。小方格盡可能地多取。消去取值不同的變量消去取值不同的變量將得到的三個最小項相加，得將得到的三個最小項相加，得CBADCBDY不能采用的圈小方格的方法：不能采用的圈小方格的方法：ABCD0001 11 1000010000010 0011 10

47、 00100 001110返回目錄返回目錄例：例：化簡化簡Y(A,B,C,D)= (0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001 11 1000011110DCBDBCBDCAF 1111111 11 11111 11000 0DCBDBCBDCA返回目錄返回目錄思考題：思考題：試用卡諾圖表示式試用卡諾圖表示式ABCCBACBACBAF 從圖上能否看出這已是最簡式？從圖上能否看出這已是最簡式？返回目錄返回目錄21.7 21.7 組合邏輯電路的分析及綜合組合邏輯電路的分析及綜合21.7.1 21.7.1 組合邏輯電路的分析組合邏輯電路的分析組合邏輯電路的分析所

48、要完成的工作組合邏輯電路的分析所要完成的工作是通過分析找出電路的邏輯功能來。是通過分析找出電路的邏輯功能來。分析組合邏輯電路的步驟分析組合邏輯電路的步驟：邏輯圖邏輯圖邏輯式邏輯式運用邏輯運用邏輯代數化簡代數化簡真值表真值表分析分析功能功能返回目錄返回目錄BABAABBABAYYY21ABBBXY2ABAAXY1例：例：分析下面的邏輯圖分析下面的邏輯圖&BAYY2Y1XG1G2G3G4ABX 返回目錄返回目錄 輸入輸入 輸出輸出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 邏輯狀態(tài)表邏輯狀

49、態(tài)表邏輯功能邏輯功能：當輸入端：當輸入端A和和B不是同為不是同為1或或0時，輸出為時，輸出為1； 否則，輸出為否則，輸出為0。 BABABAY 1異或門異或門21.7.2 21.7.2 組合邏輯電路的綜合組合邏輯電路的綜合 組合電路的組合電路的 綜合（或稱為設計）的工作綜合（或稱為設計）的工作是要求設計者按照給定的具體邏輯要求設計出最簡單的邏輯電路。是要求設計者按照給定的具體邏輯要求設計出最簡單的邏輯電路。綜合組合電路的步驟：綜合組合電路的步驟：邏輯邏輯要求要求邏輯邏輯狀態(tài)表狀態(tài)表邏輯式邏輯式運用邏輯運用邏輯代數化簡代數化簡邏輯圖邏輯圖返回目錄返回目錄例：例：旅客列車分特快、直快和普快，并依此

50、為優(yōu)先旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時間只能有一趟列車從車站通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試畫出滿足上述開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。要求的邏輯電路。 設設A、B、C 分別代表特快、直快、普快分別代表特快、直快、普快 開車信號分別為開車信號分別為YA、 YB 、 YC返回目錄返回目錄CBAY CBCACBAYBABCCABCBACBAYA解：解：由題中給出的邏輯要求，列邏輯狀態(tài)表由題中給出的邏輯要求，列邏輯狀態(tài)表 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 YC 0 0

51、0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 YB YA C B A 返回目錄返回目錄對已寫出的函數式化簡對已寫出的函數式化簡AABBAABCCABCBACBAY ABABCACBAYBCBAY C&ACCYBYAYB返回目錄返回目錄例：例：有三個輸入變量有三個輸入變量A、B、C，當輸入端有偶數個當輸入端有偶數個1時，給出一個指示信號，試用與非門實現。時，給出一個指示信號，試用與非門實現。解：解：根據要求寫出邏輯狀態(tài)表根據要求寫出邏輯狀態(tài)表 A B C Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0

52、1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 0返回目錄返回目錄規(guī)定：輸入有偶數個1時，輸出用高電平表示CABCBABCAY題中要求用與非門實現題中要求用與非門實現 將上式進行變換成將上式進行變換成與非式與非式根據直值表，可寫出如下的函數式根據直值表，可寫出如下的函數式CABCBABCACABCBABCACABCBABCAY 返回目錄返回目錄CABCBABCAY根據上面的邏輯函數式，畫出邏輯圖。根據上面的邏輯函數式，畫出邏輯圖。&BY&BCACCBACABA返回目錄返回目錄21.8 21.8 加法器加法器21.8.1 21.8.1 數制數制1. 1. 二進

53、制二進制二進制數可用二進制數可用iiKB2表示；表示；N進制數可用進制數可用iiNKN表示；表示；第第 位系數位系數i基數基數權權十進制數可用十進制數可用iiKD10表示；表示；如：如：2101222121212021)11.101(2. 2. 八進制八進制 iiKO82101O81848783)41.37(3. 3. 十六進制十六進制 iiKH16十六進制記數碼：十六進制記數碼：1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)(4E6)H=4 162+14 161+6 160=(1254)D返回目錄返回目錄二進制與十進制間的轉換二進制

54、與十進制間的轉換D01234B)27(2121202121)11011(二進制二進制十進制十進制十進制十進制二進制二進制0011223344D22222)27(ddddd如何來確定如何來確定04 dd返回目錄返回目錄0011223344D22222)27(ddddd27132余余)( 10d62余余)( 11d32余余)( 02d12余余)( 13d20余余)( 14d確定確定 的方法的方法dBB01234D)11011()( )27(ddddd返回目錄返回目錄請思考：請思考：二進制二進制八進制八進制十六進制十六進制二進制二進制如何轉換？如何轉換？返回目錄返回目錄21.8.2 半加器半加器“半

55、加半加” ” 就是求本位和，不考慮低位進來的進位數。就是求本位和，不考慮低位進來的進位數。 BA 半加和半加和0 001 010 111 10 1進位進位返回目錄返回目錄半加器邏輯狀態(tài)表半加器邏輯狀態(tài)表 A B C S 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0邏輯式邏輯式BABABASABABCSCABCO半加器符號半加器符號&1ABSC邏輯圖邏輯圖返回目錄返回目錄21.8.3 21.8.3 全加器全加器 在多位數相加時，兩個待加數在多位數相加時，兩個待加數 和和 還要還要考慮來自低位的進位數考慮來自低位的進位數 ，由此得出本位和數，由此得出本位和數（全加和數）（

56、全加和數） 和進位數和進位數iAiB1iCiSiC 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 iAiB1iCiCiS全加器邏輯狀態(tài)表全加器邏輯狀態(tài)表1)()(iiiiiiiiiiiCBABACBABASiiiiiiiiBACBABAC1)(iiiiiiBABABASiiiiBABAS11iiiCSCSSiiiiBASCC1半加和：半加和：所以：所以：根據邏輯狀態(tài)表，寫出邏輯函數式根據邏輯狀態(tài)表，寫出邏輯函數式返回目錄返回目錄邏輯圖邏輯圖 1iAiB1iCiCiSCOCO邏輯符號

57、邏輯符號iAiB1iCiSiCCOCI返回目錄返回目錄思考題思考題：試說明試說明2111011111各式的含義各式的含義返回目錄返回目錄21.9 21.9 編碼器編碼器編碼：編碼：用數字或某種文字和符號來用數字或某種文字和符號來 表示某一對象或信號的過程。表示某一對象或信號的過程。1.1.二進制編碼器二進制編碼器二進制編碼器是將某種信號編成二進制代碼的電路二進制編碼器是將某種信號編成二進制代碼的電路例：將將76543210,IIIIIIII八個輸入信號八個輸入信號編成對應的二進制代碼輸出。編成對應的二進制代碼輸出。返回目錄返回目錄 確定二進制代碼的位數確定二進制代碼的位數因為輸入有八個信號，所

58、以輸出的是三位二進制代碼因為輸入有八個信號，所以輸出的是三位二進制代碼3, 82nn 列編碼表列編碼表 編碼表編碼表 是把待編碼的八個信號和的二進制代碼列成的表格是把待編碼的八個信號和的二進制代碼列成的表格編碼表見下頁返回目錄返回目錄三位二進制編碼表三位二進制編碼表 輸入輸入 輸輸 出出 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 返回目錄返回目錄3. 3. 由編碼表寫出邏輯式由編碼表寫出邏輯式7654765476542 IIIIIIIIIIIIY7531753175310 I

59、IIIIIIIIIIIY7632763276321 IIIIIIIIIIIIY返回目錄返回目錄4.4. 由邏輯式畫出邏輯圖由邏輯式畫出邏輯圖11106I7I5I4I3I2I1I2Y1Y0Y6I7I5I4I3I2I1I2Y1Y0Y1111111&返回目錄返回目錄21.9.2 21.9.2 二十進制編碼器二十進制編碼器二十進制編碼器是將十進制的十個數碼二十進制編碼器是將十進制的十個數碼 0、1、2、3、4、5、6、7、8、9 編成二進制制代碼的電路，編成二進制制代碼的電路， 這種代碼又稱為這種代碼又稱為BCD碼。碼。. .確定二進制代碼的位數確定二進制代碼的位數輸入有十個數碼，輸出應是四位

60、二進制代碼。輸入有十個數碼，輸出應是四位二進制代碼。輸入：輸入：I0 I9輸出：輸出：Y4 Y12.2.列編碼表列編碼表返回目錄返回目錄輸入輸入 Y3 Y2 Y1 Y0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 8421碼編碼表碼編碼表返回目錄返回目錄3. 3. 由編碼表寫出邏輯式由編碼表寫出邏輯式9898983IIIIIIY9753197531975310 IIIIIIIIIIIIIIIY765476542 IIIIIIIIY763276321 IIIIIIIIY返回目錄返回目錄S S0 0S S1 1S S2 2S S3