1、EDA技術(shù)實(shí)用教程時(shí)鐘的描述方法時(shí)鐘的描述方法上升沿：上升沿：CPEVENT AND CP=1下升沿：下升沿：CPEVENT AND CP=0CP=0CP=0CP=1CP=1CPEVENTCPEVENTCPEVENTD觸發(fā)器描述觸發(fā)器描述1nQnQDQn1（上升沿有效）上升沿有效） 邊沿邊沿D D觸發(fā)器的特性方觸發(fā)器的特性方程程：D觸發(fā)器描述觸發(fā)器描述D觸發(fā)器描述觸發(fā)器描述D觸發(fā)器描述觸發(fā)器描述D觸發(fā)器描述觸發(fā)器描述上升沿上升沿D觸發(fā)器描述觸發(fā)器描述方法一：使用信號(hào)屬性函數(shù)方法一：使用信號(hào)屬性函數(shù)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D

2、_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LOGIC);END D_reg;ARCHITECTURE test OF D_reg ISBEGINPROCESS(CP)BEGINIF (CPEVENT AND CP=1) THENQ=D;END PROCESS;END test;方法二：使用方法二：使用WAIT 語句語句LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LOGIC);END D_reg;ARCHITECTURE te

3、st OF D_reg ISBEGINPROCESSBEGINWAIT UNTIL CP=1;Q=D;END PROCESS;END test;上升沿上升沿D觸發(fā)器描述觸發(fā)器描述方法三：使用上升沿檢測(cè)函數(shù)方法三：使用上升沿檢測(cè)函數(shù)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LOGIC);END D_reg;ARCHITECTURE test OF D_reg ISBEGINPROCESS(cp)BEGINIF (rising_edge(cp) THENQ=D;E

4、ND IF;END PROCESS;END test;上上升升沿沿D觸觸發(fā)發(fā)器器描描述述方法四：使用進(jìn)程的啟動(dòng)特性方法四：使用進(jìn)程的啟動(dòng)特性LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LOGIC);END D_reg;ARCHITECTURE test OF D_reg ISBEGINPROCESS（CP）BEGINIF CP=1 THENQ=D;END IF;END PROCESS;END test;上上升升沿沿D觸觸發(fā)發(fā)器器描描述述上升沿上升沿D觸發(fā)器描述觸

5、發(fā)器描述下降沿下降沿D觸發(fā)器描述觸發(fā)器描述方法一：使用信號(hào)屬性函數(shù)方法一：使用信號(hào)屬性函數(shù)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LOGIC);END D_reg;ARCHITECTURE test OF D_reg ISBEGINPROCESS(CP)BEGINIF (CPEVENT AND CP=0) THENQ=D;END PROCESS;END test;方法二：使用方法二：使用WAIT 語句語句LIBRARY IEEE;USE IEEE.STD_L

6、OGIC_1164.ALL;ENTITY D_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LOGIC);END D_reg;ARCHITECTURE test OF D_reg ISBEGINPROCESSBEGINWAIT UNTIL CP=0;Q=D;END PROCESS;END test;下降沿下降沿D觸發(fā)器描述觸發(fā)器描述方法三：使用下降沿檢測(cè)函數(shù)方法三：使用下降沿檢測(cè)函數(shù)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LO

7、GIC);END D_reg;ARCHITECTURE test OF D_reg ISBEGINPROCESS(cp)BEGINIF (falling_edge(cp) THENQ=D;END IF;END PROCESS;END test;下下降降沿沿D觸觸發(fā)發(fā)器器描描述述方法四：使用進(jìn)程的啟動(dòng)特性方法四：使用進(jìn)程的啟動(dòng)特性LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LOGIC);END D_reg;ARCHITECTURE test OF D_reg IS

8、BEGINPROCESS（CP）BEGINIF CP=0 THENQ=D;END IF;END PROCESS;END test;下下降降沿沿D觸觸發(fā)發(fā)器器描描述述下降沿下降沿D觸發(fā)器描述觸發(fā)器描述髙髙電電平平D觸觸發(fā)發(fā)器器描描述述方法：使用進(jìn)程的啟動(dòng)特性方法：使用進(jìn)程的啟動(dòng)特性LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LOGIC);END D_reg;ARCHITECTURE test OF D_reg ISBEGINPROCESS（CP，D）BEGINIF

9、 CP=1 THENQ=D;END IF;END PROCESS;END test;髙電平髙電平D觸發(fā)器描述觸發(fā)器描述低低電電平平D觸觸發(fā)發(fā)器器描描述述方法：使用進(jìn)程的啟動(dòng)特性方法：使用進(jìn)程的啟動(dòng)特性LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_reg ISPORT(D,CP:IN STD_LOGIC;Q:OUT STD_LOGIC);END D_reg;ARCHITECTURE test OF D_reg ISBEGINPROCESS（CP，D）BEGINIF CP=0 THENQ=D;END IF;END PROCESS;END tes

10、t;低電平低電平D觸發(fā)器描述觸發(fā)器描述LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_reg ISPORT(d,clk,clr:IN STD_LOGIC;q:OUT STD_LOGIC);END D_reg;ARCHITECTURE test OF D_reg ISBEGINPROCESS (clk, clr) BEGIN IF clr = 1 THEN q = 0; ELSIF clkEVENT AND clk = 1 THEN q = d; END IF;END PROCESS;END test;異異步步復(fù)復(fù)位位D觸觸發(fā)發(fā)器器異步復(fù)位異步

11、復(fù)位D觸發(fā)器觸發(fā)器ARCHITECTURE test OF D_reg ISBEGINPROCESS (clk) BEGIN IF clkEVENT AND clk = 1 THEN IF clr = 1 THEN q = 0; ELSE q = d; END IF; END IF;END PROCESS;END test;同步復(fù)位同步復(fù)位D觸發(fā)器觸發(fā)器同步復(fù)位同步復(fù)位D觸發(fā)器觸發(fā)器1nQnQnQnQnnnQKQJQ1二任務(wù)二任務(wù)2 2：邊沿：邊沿JKJK觸發(fā)器觸發(fā)器邊沿邊沿JK觸發(fā)器觸發(fā)器邊沿邊沿JKJK觸發(fā)器狀態(tài)圖觸發(fā)器狀態(tài)圖 邊沿邊沿JK觸發(fā)器觸發(fā)器邊沿邊沿JK觸發(fā)器觸發(fā)器邊沿邊沿JK觸

12、發(fā)器觸發(fā)器邊沿邊沿JK觸發(fā)器觸發(fā)器主芯片主芯片MAX3000A/EPM3064ALC44-4MAX3000A/EPM3064ALC44-4；2 2個(gè)開關(guān)；自動(dòng)連續(xù)脈沖；個(gè)開關(guān)；自動(dòng)連續(xù)脈沖；1 1個(gè)個(gè)LEDLED邊沿邊沿JK觸發(fā)器觸發(fā)器計(jì)數(shù)器計(jì)數(shù)器 計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器2 2任務(wù)實(shí)施任務(wù)實(shí)施計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器二任務(wù)二任務(wù)2 2：四位異步計(jì)數(shù)器：四位異步計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器四位異步計(jì)數(shù)器特性表四位異步計(jì)數(shù)器特性表計(jì)數(shù)器計(jì)數(shù)器 2 2任務(wù)實(shí)施任務(wù)實(shí)施計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器主芯片主芯片MAX3000A/EPM3064ALC44-4MAX300

13、0A/EPM3064ALC44-4；自動(dòng)連續(xù)脈沖；自動(dòng)連續(xù)脈沖；1 1個(gè)共陰數(shù)碼管個(gè)共陰數(shù)碼管。計(jì)數(shù)器計(jì)數(shù)器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器右移移位寄存器特性表右移移位寄存器特性表移位寄存器移位寄存器 2 2任務(wù)實(shí)施任務(wù)實(shí)施 移位寄存器移位寄存器移位寄存器移位寄存器二任務(wù)二任務(wù)2 2：雙向移位寄存器：雙向移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器例：設(shè)計(jì)一異步清零、同步置數(shù)的同步例：設(shè)計(jì)一異步清零、同步置數(shù)的同步8421BCD碼計(jì)數(shù)器碼計(jì)數(shù)器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNT10 IS PORT(CLK,R,S:IN STD_LOGIC;DATA :IN STD_LOGIC_VECTOR(3 DOWNTO 0);CO:OUT STD_LOGIC;Q:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);END COUNT10;時(shí)序電路設(shè)計(jì)舉例時(shí)序電路設(shè)計(jì)舉例ARCHITECTURE test OF COUNT10 ISBEGINCO