1、STM32時鐘總結(jié)一、時鐘基本概念1二、時鐘樹6三、 STM32上電后時鐘的過程73.1執(zhí)行SystemInit（）函數(shù)73.2 執(zhí)行SetSysClock()函數(shù)83.3執(zhí)行SetSysClockTo72（）函數(shù)8 3.3.2 判斷外部高速時鐘源是否穩(wěn)定8 3.3.4 FLASH配置9 3.3.5 系統(tǒng)時鐘配置是HCLK，PCLK2為HCLK，PCLK1為HCLK的一半9 3.3.6 配置PLL在這里修改倍頻值。RCC_CFGR_PLLMULL99 3.3.7失能PLL;判斷PLL是否Readay；選擇PLL為系統(tǒng)時鐘，一直等到時鐘穩(wěn)定9四、時鐘源的選擇104.1系統(tǒng)默認(rèn)配置時鐘8*9=72

2、M104.2配置HSI(高速內(nèi)部時鐘)為系統(tǒng)主時鐘（永遠不變8M）104.3配置HSE為系統(tǒng)主時鐘。 8M（和外部晶振有關(guān)）114.4配置PLLCLK為系統(tǒng)主時鐘114.5程序11五、配置HCLK,PCLK1，PCLK211一、時鐘基本概念LSE時鐘RCC_BDCR（備份與寄存器控制）32.768kHz的低速外部晶體或陶瓷諧振器外部時鐘源（LSE旁路）必須提高一個32.768kHz頻率的外部時鐘源，設(shè)置(RCC_(RCC_BDCR)里的LSEB和LSEON位來選擇這個模式)LSI低功耗時鐘源的角色,它可以在停機和待機模式下保持運行.為獨立看門狗和自動喚醒單元提供時鐘LSI RC可以通過控制/狀

3、態(tài)寄存器(RCC_CSR)里的LSION位來啟動或關(guān)閉。 LSI校準(zhǔn)HSE時鐘高速外部時鐘信號(HSE)由以下兩種時鐘源產(chǎn)生： HSE外部晶體/陶瓷諧振器 HSE用戶外部時鐘 .外部時鐘源(HSE旁路) 在這個模式里，必須提供外部時鐘。它的頻率最高可達25MHz。用戶可通過設(shè)置在時鐘控制寄存器中的HSEBYP和HSEON位來選擇這一模式。外部晶體/陶瓷諧振器(HSE晶體); 416Mz外部振蕩器可為系統(tǒng)提供更為精確的主時鐘在時鐘控制寄存器RCC_CR中的HSERDY位用來指示高速外部振蕩器是否穩(wěn)定。在啟動時，直到這一位被硬件置1，時鐘才被釋放出來。如果在時鐘中斷寄存器RCC_CIR中允許產(chǎn)生中

4、斷，將會產(chǎn)生相應(yīng)中斷。 系統(tǒng)時鐘(SYSCLK)選擇系統(tǒng)復(fù)位后，HSI振蕩器被選為系統(tǒng)時鐘。當(dāng)時鐘源被直接或通過PLL間接作為系統(tǒng)時鐘時，它將不能被停止。 只有當(dāng)目標(biāo)時鐘源準(zhǔn)備就緒了(經(jīng)過啟動穩(wěn)定階段的延遲或PLL穩(wěn)定)，從一個時鐘源到另一個時鐘源的切換才會發(fā)生。在被選擇時鐘源沒有就緒時，系統(tǒng)時鐘的切換不會發(fā)生。直至目標(biāo)時鐘源就緒，才發(fā)生切換。 時鐘安全系統(tǒng)(CSS) 時鐘安全系統(tǒng)可以通過軟件被激活。一旦其被激活，時鐘監(jiān)測器將在HSE振蕩器啟動延遲后被使能，并在HSE時鐘關(guān)閉后關(guān)閉。 如果HSE時鐘發(fā)生故障，HSE振蕩器被自動關(guān)閉，時鐘失效事件將被送到高級定時器TIM1的剎車輸入端，并產(chǎn)生時鐘

5、安全中斷CSSI，允許軟件完成營救操作。此CSSI中斷連接到CortexM3 的NMI中斷。 一旦CSS被激活，并且HSE時鐘出現(xiàn)故障，CSS中斷就產(chǎn)生，并且NMI也自動產(chǎn)生。NMI將被不斷執(zhí)行，直到CSS中斷掛起位被清除。因此，在NMI的處理程序中必須通過設(shè)置時鐘中斷寄存器(RCC_CIR)里的CSSC位來清除CSS中斷。如果HSE振蕩器被直間或間接地作為系統(tǒng)時鐘，(間接的意思是：它被作為PLL輸入時鐘，并且PLL時鐘被作為系統(tǒng)時鐘)，時鐘故障將導(dǎo)致系統(tǒng)時鐘自動切換到HSI振蕩器，同時外部HSE振蕩器被關(guān)閉。在時鐘失效時，如果HSE振蕩器時鐘(被分頻或未被分頻)是用作系統(tǒng)時鐘的PLL的輸入時

6、鐘，PLL也將被關(guān)閉。 RTC時鐘RTCCLK時鐘源可以由HSE/128、LSE或LSI時鐘提供。除非備份域復(fù)位，此選擇不能被改變。 除非備份域復(fù)位，此選擇不能被改變。 看門狗時鐘 如果獨立看門狗已經(jīng)由硬件選項或軟件啟動，LSI振蕩器將被強制在打開狀態(tài)，并且不能被關(guān)閉。在LSI振蕩器穩(wěn)定后，時鐘供應(yīng)給IWDG。 時鐘輸出 微控制器允許輸出時鐘信號到外部MCO管腳。 相應(yīng)的GPIO端口寄存器必須被配置為相應(yīng)功能四個時鐘信號可被選作MCO時鐘： SYSCLK HSI HSE 除2的PLL時鐘 HSI時鐘HSI時鐘信號由內(nèi)部8MHz的RC振蕩器產(chǎn)生，可直接作為系統(tǒng)時鐘或在2分頻后作為PLL輸入。 H

7、SI RC振蕩器能夠在不需要任何外部器件的條件下提供系統(tǒng)時鐘校準(zhǔn).在時鐘控制寄存器里的HSITRIM4:0位來調(diào)整HSI頻率。 當(dāng)HSI被用于作為PLL時鐘的輸入時，系統(tǒng)時鐘的最大頻率不得超過64MHz。PLL 內(nèi)部PLL可以用來倍頻HSI RC的輸出時鐘或HSE晶體輸出時鐘。PLL的設(shè)置(選擇HIS振蕩器除2或HSE振蕩器為PLL的輸入時鐘，和選擇倍頻因子)必須在其被激活前完成。一旦PLL被激活，這些參數(shù)就不能被改動。 如果需要在應(yīng)用中使用USB接口，PLL必須被設(shè)置為輸出48或72MHZ時鐘，用于提供48MHz的USBCLK時鐘。 APB2 APB1 AHB高速APB(APB2)和低速AP

8、B(APB1)域的頻率用戶可通過多個預(yù)分頻器配置AHB、高速APB(APB2)和低速APB(APB1)域的頻率。AHB和APB2域的最大頻率是72MHZ。APB1域的最大允許頻率是36MHZ。SDIO接口的時鐘頻率固定為HCLK/2。 SysTick時鐘 與ADC時鐘RCC通過AHB時鐘8分頻后供給Cortex系統(tǒng)定時器的(SysTick)外部時鐘通過對SysTick控制與狀態(tài)寄存器的設(shè)置，可選擇上述時鐘或Cortex AHB時鐘作為SysTick時鐘AHB不分頻ADC時鐘由高速APB2時鐘經(jīng)2、4、6或8分頻后獲得。 定時器時鐘定時器時鐘頻率分配由硬件按以下2種情況自動設(shè)置： 1. 如果相應(yīng)

9、的APB預(yù)分頻系數(shù)是1，定時器的時鐘頻率與所在APB總線頻率一致。 2. 否則，定時器的時鐘頻率被設(shè)為與其相連的APB總線頻率的2倍。 注意1：LSI校準(zhǔn)：校準(zhǔn)可以通過使用TIM5的輸入時鐘(TIM5_CLK)測量LSI時鐘頻率實現(xiàn)。測量以HSE的精度為保證，軟件可以通過調(diào)整RTC的20位預(yù)分頻器來獲得精確的RTC時鐘基數(shù)，以及通過計算得到精確的獨立看門狗(IWDG)的超時時間。 LSI校準(zhǔn)步驟如下： 1. 打開TIM5，設(shè)置通道4為輸入捕獲模式； 2. 設(shè)置AFIO_MAPR的TIM5_CH4_IREMAP位為1，在內(nèi)部把LSI連接到TIM5的通道4； 3. 通過TIM5的捕獲/比較4事件或

10、者中斷來測量LSI時鐘頻率； 4. 根據(jù)測量結(jié)果和期望的RTC時間基數(shù)和獨立看門狗的超時時間，設(shè)置20位預(yù)分頻器。 注意2：AHB,APB2,APB1復(fù)位和時鐘控制 用戶可通過多個預(yù)分頻器配置AHB、高速APB(APB2)和低速APB(APB1)域的頻率。AHB和APB2域的最大頻率是72MHZ。APB1域的最大允許頻率是36MHZ。SDIO接口的時鐘頻率固定為HCLK/2。 注意3：MCO： 微控制器時鐘輸出 由軟件置1或清零。 0xx：沒有時鐘輸出； 100：系統(tǒng)時鐘(SYSCLK)輸出； 101：內(nèi)部8MHz的RC振蕩器時鐘輸出； 110：外部4-25MHz振蕩器時鐘輸出； 111：PL

11、L時鐘2分頻后輸出。 注意：- 該時鐘輸出在啟動和切換MCO時鐘源時可能會被截斷。 - 在系統(tǒng)時鐘作為輸出至MCO管腳時，請保證輸出時鐘頻率不超過50MHz (IO口最高頻率) 二、時鐘樹3、 STM32上電后時鐘的過程3.1執(zhí)行SystemInit（）函數(shù)。復(fù)位RCC寄存器的有關(guān)時鐘的位和失能時鐘。3.2 執(zhí)行SetSysClock()函數(shù)。宏定義SYSCLK_FREQ_72MHz3.3執(zhí)行SetSysClockTo72（）函數(shù)。3.3.1 失能HSE(高速外部時鐘)3.3.2 判斷外部高速時鐘源是否穩(wěn)定。3.3.3穩(wěn)定后將HSEStatus置為1.3.3.4 FLASH配置3.3.5 系統(tǒng)

12、時鐘配置是HCLK，PCLK2為HCLK，PCLK1為HCLK的一半。3.3.6 配置PLL。在這里修改倍頻值。RCC_CFGR_PLLMULL9 在這里可以修改成16M,24M,32M,48，56M,64M,72M. RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_3);RCC_PLLConfig(RCC_PLLSource_HSE_Div2, RCC_PLLMul_2);4*2,16 范圍為8M,64M。3.3.7失能PLL;判斷PLL是否Readay；選擇PLL為系統(tǒng)時鐘，一直等到時鐘穩(wěn)定。四、時鐘源的選擇初始化后為72M選擇外部高速時鐘

13、做為時鐘源，8M晶振倍頻9倍為72M，如果外部晶振是12M，那么主時鐘頻率為12*9 108M。4.1系統(tǒng)默認(rèn)配置時鐘8*9=72M4.2配置HSI(高速內(nèi)部時鐘)為系統(tǒng)主時鐘（永遠不變8M）RCC_SYSCLKConfig(RCC_SYSCLKSource_HSI); 4.3配置HSE為系統(tǒng)主時鐘。 8M（和外部晶振有關(guān)）RCC_SYSCLKConfig(RCC_SYSCLKSource_HSE);4.4配置PLLCLK為系統(tǒng)主時鐘RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK)4.5程序RCC_ClocksTypeDef RCC_InitStructure;RCC_GetClocksFreq(&RCC_InitStructure); /72RCC_SYSCLKConfig(RCC_SYSCLKSource_HSI); /8RCC_GetClocksFreq(&RCC_InitStructure); /RCC_SYSCLKConfig(RCC_SYSCLKSource_HSE);/8RCC_GetClocksFreq(&RCC_InitStructure); /RC