1、第3章 CMOS反相器的分析與設(shè)計(jì)第3章 CMOS反相器的分析與設(shè)計(jì)3.1 CMOS反相器的結(jié)構(gòu)和基本特性3.2 CMOS反相器的直流特性3.3 CMOS反相器的瞬態(tài)特性3.4 CMOS反相器的設(shè)計(jì)北京大學(xué)微電子學(xué)系 賈嵩 201023.1 CMOS反相器的結(jié)構(gòu)和基本特性NMOS管的襯底接地，PMOS管的襯底接VDD。輸入端柵極輸出端？極如何判斷分析器中NMOS和PMOS器件的源漏區(qū)？是否有襯偏效應(yīng)？北京大學(xué)微電子學(xué)系 賈嵩 201034CMOS InverterVDDVVinoutt特點(diǎn)：特點(diǎn)：VinVin作為作為PMOSPMOS和和NMOSNMOS的共柵極；的共柵極；VoutVout作為共

2、漏極；作為共漏極；V VDDDD作為作為PMOSPMOS的源極和體端；的源極和體端；GNDGND作為作為NMOSNMOS的源極的源極和體端和體端VVinout反相器的邏輯符號(hào)反相器的邏輯符號(hào)北京大學(xué)微電子學(xué)系 賈嵩 20103.1 CMOS反相器的結(jié)構(gòu)和基本特性若輸入為“1”(Vin= VDD)：VGSN = VDD ， VGSP = 0VNMOS導(dǎo)通，PMOS截止輸出“0” (Vout = 0V)outinVV北京大學(xué)微電子學(xué)系 賈嵩 201053.1 CMOS反相器的結(jié)構(gòu)和基本特性若輸入為“0”(Vin = 0V)：VGSN = 0V， VGSP=VDDNMOS截止，PMOS導(dǎo)通輸出“1”

3、 (Vout = VDD)outinVV北京大學(xué)微電子學(xué)系 賈嵩 201063.1 CMOS反相器的結(jié)構(gòu)和基本特性無(wú)比電路數(shù)字電路中作為開(kāi)關(guān)使用(導(dǎo)通電阻、截止電阻)NMOS下拉開(kāi)關(guān)， PMOS上拉開(kāi)關(guān)北京大學(xué)微電子學(xué)系 賈嵩 201073.2 CMOS反相器的直流特性3.2.1 直流電壓傳輸特性3.2.2 直流轉(zhuǎn)移特性3.2.3 直流噪聲容限北京大學(xué)微電子學(xué)系 賈嵩 201083.2.1 CMOS反相器的直流電壓傳輸特性輸出電平與輸入電平之間的關(guān)系：直流電壓傳輸特性(VTC)NMOS與PMOS可以同時(shí)導(dǎo)通：并始終有如下關(guān)系：DNDPII, , GSNinDSNoutGSPinDDDSPout

4、DDVVVVVVVVVV北京大學(xué)微電子學(xué)系 賈嵩 201093.2.1 CMOS反相器的直流電壓傳輸特性Vin=VTN的垂直線(xiàn)：NMOS截止/導(dǎo)通Vin=VDD+VTP的垂直線(xiàn)：PMOS導(dǎo)通/截止VinVTN=Vout的斜線(xiàn)：NMOS飽和區(qū)/線(xiàn)性區(qū)VinVTP=Vout的斜線(xiàn)：PMOS線(xiàn)性區(qū)/飽和區(qū)北京大學(xué)微電子學(xué)系 賈嵩 2010103.2.1 CMOS反相器的直流電壓傳輸特性(1) 0VinVTN，NMOS截止， PMOS線(xiàn)性Vin在一定范圍變化(0VTN)，Vout始終保持VDD。220DNDPPinTPDDinTPoutoutDDIIKVVVVVVVV北京大學(xué)微電子學(xué)系 賈嵩 2010

5、113.2.1 CMOS反相器的直流電壓傳輸特性(2) VTNVinVout+VTP ，NMOS飽和， PMOS線(xiàn)性Vout隨Vin的增加而非線(xiàn)性地下降, Kr=KN/KP為比例因子。2221222NinTNPinTPDDinTPoutoutinTPinTPDDrinTNKVVKVVVVVVVVVVVVKVV北京大學(xué)微電子學(xué)系 賈嵩 2010123.2.1 CMOS反相器的直流電壓傳輸特性(3) Vout+VTPVinVout+VTN，NMOS飽和， PMOS飽和221NinTNPinTPDDrTNDDTPitrKVVKVVVK VVVVK北京大學(xué)微電子學(xué)系 賈嵩 2010133.2.1 CM

6、OS反相器的直流電壓傳輸特性(3) Vout+VTPVinVout+VTN，NMOS飽和， PMOS飽和Vit：邏輯閾值電平(轉(zhuǎn)換電平)， VTC垂直下降如果VTN = -VTP，KN=KP， 則Vit=VDD/2， Vout/Vin趨向于無(wú)窮大。北京大學(xué)微電子學(xué)系 賈嵩 201014221NinTNPinTPDDrTNDDTPitrKVVKVVVK VVVVK3.2.1 CMOS反相器的直流電壓傳輸特性(4) Vout+VTNVinVTP時(shí)，PMOS線(xiàn)性：Vout從VTP上升到V90%的時(shí)間：總上升時(shí)間：22outLPDDTPoutTPdVCKVVVVdt90%290%2ln2()DDTPL

7、PDDTPDDVVVCtKVVVV10%90%290%221ln2()0.11.921ln2()0.1TPDDTPLrPDDTPDDDDTPLTPDDDDTPPDDTPDDDDTPVVVVVCtKVVVVVVCVVVVKVVVVV北京大學(xué)微電子學(xué)系 賈嵩 2010353.3.2 CMOS反相器輸出電壓的上升/下降時(shí)間(2) 階躍輸入的下降時(shí)間NMOS的導(dǎo)通電流是對(duì)負(fù)載電容放電的電流：VoutVDDVTN時(shí)，NMOS飽和：VoutVDDVTN時(shí)，NMOS線(xiàn)性：outLDNdVCIdt 2outLNDDTNdVCKVVdt 22outLNDDTNDDTNoutdVCKVVVVVdt 北京大學(xué)微電子

8、學(xué)系 賈嵩 2010363.3.2 CMOS反相器輸出電壓的上升/下降時(shí)間(2) 階躍輸入的下降時(shí)間總的下降時(shí)間：若參數(shù)對(duì)稱(chēng)，則兩時(shí)間相等。兩時(shí)間主要由負(fù)載電容和導(dǎo)電因子決定。10%90%210%221ln20.11.921ln2()0.1TNDDTNLfNDDTNDDTNTNDDDDTNLNDDTNDDDDTNVVVVVCtKVVVVVVVVVCKVVVVV北京大學(xué)微電子學(xué)系 賈嵩 2010373.3.2 CMOS反相器輸出電壓的上升/下降時(shí)間(3) 非階躍輸入情況負(fù)載電容的充電或放電電流是NMOS和PMOS電流之差：計(jì)算復(fù)雜，很難給出解析解。上升/下降時(shí)間不僅與反相器的參數(shù)有關(guān)，還與輸入信

9、號(hào)的波形有關(guān)。outLDPDNdVCIIdt北京大學(xué)微電子學(xué)系 賈嵩 2010383.3.3 CMOS反相器傳輸延遲時(shí)間的計(jì)算tPHL，tPLH，2pHLpLHpttt北京大學(xué)微電子學(xué)系 賈嵩 2010393.3.3 CMOS反相器傳輸延遲時(shí)間的計(jì)算近似認(rèn)為tPLH內(nèi)只有PMOS導(dǎo)通，tPHL內(nèi)只有NMOS導(dǎo)通：用最大導(dǎo)通電流的一半作為平均電流：對(duì)稱(chēng)設(shè)計(jì)時(shí)：,LoutLoutPLHPHLDP avDN avCVCVttII22,11,22DP avPDDTPDN avNDDTNIKVVIKVV221122pHLpLHLDDpNDDTNPDDTPttC VtKVVKVV2LDDppHLpLHDD

10、TC VtttK VV北京大學(xué)微電子學(xué)系 賈嵩 20104041提高反相器的速度提高反相器的速度增加器件的增加器件的寬長(zhǎng)比寬長(zhǎng)比會(huì)同時(shí)增加導(dǎo)電因子和器件的柵電容會(huì)同時(shí)增加導(dǎo)電因子和器件的柵電容和漏區(qū)電容和漏區(qū)電容對(duì)于固定的大負(fù)載電容可以通過(guò)增加器件尺寸提高速度對(duì)于固定的大負(fù)載電容可以通過(guò)增加器件尺寸提高速度對(duì)于小負(fù)載，反相器速度不會(huì)隨著尺寸出現(xiàn)明顯增加對(duì)于小負(fù)載，反相器速度不會(huì)隨著尺寸出現(xiàn)明顯增加LDBNDBPNPox1NliiCCCWWLCC北京大學(xué)微電子學(xué)系 賈嵩 2010221122pHLpLHLDDpNDDTNPDDTPttC VtKVVKVV4200.511.522.5x 10-10

11、-0.500.511.522.53t (sec)Vout(V)瞬態(tài)響應(yīng)：仿真波形瞬態(tài)響應(yīng)：仿真波形tpLHtpHL北京大學(xué)微電子學(xué)系 賈嵩 20103.3.4 電路的最高工作頻率必須維持輸入信號(hào)的時(shí)間大于電路的延遲時(shí)間。若輸入信號(hào)的占空比為1：1，則其周期需要滿(mǎn)足：對(duì)稱(chēng)設(shè)計(jì)有利于提高電路的工作頻率。max( ,)2rfTt t北京大學(xué)微電子學(xué)系 賈嵩 2010433.3.4 電路的最高工作頻率使用環(huán)形振蕩器測(cè)量電路的工作頻率及延遲時(shí)間：普遍規(guī)律：其中n是反相器的級(jí)數(shù)， 應(yīng)為奇數(shù)。2312316pHLpLHpHLpLHpHLpLHpTttttttt116pfTt12ptnf北京大學(xué)微電子學(xué)系 賈

12、嵩 201044453.4 CMOS反相器的設(shè)計(jì)完成能夠?qū)崿F(xiàn)設(shè)計(jì)要求的集成電路產(chǎn)品設(shè)計(jì)要求：功能可靠性速度面積功耗北京大學(xué)微電子學(xué)系 賈嵩 201046噪聲容限：邏輯閾值點(diǎn)噪聲容限：邏輯閾值點(diǎn) 把把Vit做為允許的輸入高電平和做為允許的輸入高電平和 低電平極限低電平極限 VNLM=Vit VNHM=VDD-Vit VNLM與與VNHM中較小的中較小的 決定最大直流噪聲容限決定最大直流噪聲容限1、反相器的可靠性、反相器的可靠性TNrDDTPinrTNrDDTPrTNDDTPit rr1111= 111VKVVVKVKVVK VVVVKK北京大學(xué)微電子學(xué)系 賈嵩 201047可靠性：噪聲容限n面向

13、可靠性最優(yōu)的設(shè)計(jì)目標(biāo)，面向可靠性最優(yōu)的設(shè)計(jì)目標(biāo)，噪聲容限最大就是使得噪聲容限最大就是使得VitVdd/2n在反相器的設(shè)計(jì)中通過(guò)器件尺在反相器的設(shè)計(jì)中通過(guò)器件尺寸的設(shè)計(jì)保持電路滿(mǎn)足噪聲容寸的設(shè)計(jì)保持電路滿(mǎn)足噪聲容限的要求限的要求n利用噪聲容限的設(shè)計(jì)要求可以利用噪聲容限的設(shè)計(jì)要求可以得到得到Wp和和Wn的一個(gè)方程的一個(gè)方程TNrDDTPinrTNrDDTPrTNDDTPit rr1111= 111VKVVVKVKVVK VVVVKK北京大學(xué)微電子學(xué)系 賈嵩 2010482、反相器的速度、反相器的速度pHLpLHpLHLpHLf2av,HLNLLHpLHr2av,LHP21111tttCVtICVt

14、Ipr22rNP111211tKn一般用反相器的平均一般用反相器的平均延遲時(shí)間表示速度延遲時(shí)間表示速度n也可以分別用上升和也可以分別用上升和下降延遲時(shí)間表示下降延遲時(shí)間表示n利用速度的設(shè)計(jì)要求利用速度的設(shè)計(jì)要求可以得到可以得到Wp和和Wn的一個(gè)方程的一個(gè)方程北京大學(xué)微電子學(xué)系 賈嵩 2010493、反相器的面積、反相器的面積減小器件的寬度可以減小面積減小器件的寬度可以減小面積例如最小面積的要求可以采用例如最小面積的要求可以采用最小尺寸的器件尺寸最小尺寸的器件尺寸利用面積的設(shè)計(jì)要求可以得到利用面積的設(shè)計(jì)要求可以得到WpWp和和WnWn的一個(gè)方程的一個(gè)方程PolysiliconInOutVDDGN

15、DPMOSMetal 1NMOSContactsN Well北京大學(xué)微電子學(xué)系 賈嵩 2010504、反相器的功耗、反相器的功耗增加器件寬長(zhǎng)比會(huì)增加電容增加器件寬長(zhǎng)比會(huì)增加電容電路速度增加也會(huì)提高功耗電路速度增加也會(huì)提高功耗電源電壓的增加電源電壓的增加功耗暫時(shí)不作為反相器設(shè)計(jì)的約束功耗暫時(shí)不作為反相器設(shè)計(jì)的約束2DLDDPC fV北京大學(xué)微電子學(xué)系 賈嵩 201051反相器設(shè)計(jì)：綜合利用可靠性、速度和面積約束中利用可靠性、速度和面積約束中的兩個(gè)就可以得到一組的兩個(gè)就可以得到一組WpWp和和WnWn對(duì)稱(chēng)反相器：對(duì)于對(duì)稱(chēng)反相器：對(duì)于NMOSNMOS和和PMOSPMOS閾閾值基本相等的工藝，設(shè)計(jì)值基

16、本相等的工藝，設(shè)計(jì)KrKr1 1對(duì)稱(chēng)反相器具有最大的噪聲容限對(duì)稱(chēng)反相器具有最大的噪聲容限和相等的上升和下降延遲，在沒(méi)和相等的上升和下降延遲，在沒(méi)有具體設(shè)計(jì)要求情況下是相對(duì)優(yōu)有具體設(shè)計(jì)要求情況下是相對(duì)優(yōu)化的設(shè)計(jì)化的設(shè)計(jì)pHLpLHpLHLpHLf2av,HLNLLHpLHr2av,LHP21111tttCVtICVtITNrDDTPinrTNrDDTPrTNDDTPit rr1111= 111VK VVVKVK VVKVVVVKK北京大學(xué)微電子學(xué)系 賈嵩 201052例 題設(shè)計(jì)一個(gè)CMOS反相器，使最大噪聲容限不小于0.44 VDD，且驅(qū)動(dòng)1pF負(fù)載電容時(shí)上升、下降時(shí)間不大于10ns，設(shè)VDD

17、= 5V，VTN = 0.8V，VTP = -1V，Cox = 4.610-8 F/cm2，n = 500 cm2/Vs、p = 200 cm2/Vs。 北京大學(xué)微電子學(xué)系 賈嵩 201053N=VTN/VDD=0.16, P=-VTP/VDD=0.2 則 tr=1.85r=10ns, r=5.4ns 得到：KP=3.710-5 (A/V2) 8PLW同理得到： tf=1.73f=10ns , f =5.78ns KN=3.4610-5 (A/V2), 3NLW考察噪聲容限： VNLM= Vit=2.43V=0.49 VDD, VNHM=VDD- Vit=2.57V=0.51 VDD DDPLPPPPVKCrrrt1 . 029 . 1)1 (21)1 (1 . 0ln2TNrDDTPinrTNrDDTPrTNDDTPit rr1111= 111VK VVVKVK VVKVVVVKK北京大學(xué)微電子學(xué)系 賈嵩 20103.4 CMOS反相器的設(shè)計(jì)為獲得最佳性能，常采用