1、中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路第五章第五章 中規(guī)模時(shí)序邏輯電路及其應(yīng)用中規(guī)模時(shí)序邏輯電路及其應(yīng)用5.1寄存器和鎖存器寄存器和鎖存器5.2 移位寄存器移位寄存器5.3計(jì)數(shù)器計(jì)數(shù)器5.4 MSI組件綜合設(shè)計(jì)應(yīng)用組件綜合設(shè)計(jì)應(yīng)用(自學(xué)自學(xué))中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路一、寄存器一、寄存器寄存器是由觸發(fā)器組成的用來(lái)寄存器是由觸發(fā)器組成的用來(lái)暫存暫存一組一組二進(jìn)制數(shù)碼的邏輯部件，它是構(gòu)成計(jì)算二進(jìn)制數(shù)碼的邏輯部件，它是構(gòu)成計(jì)算機(jī)機(jī)CPU中最基本的邏輯部件中最基本的邏輯部件1.寄存器的功能寄存器的功能清除數(shù)碼清除數(shù)碼接收數(shù)碼接收數(shù)碼暫存數(shù)

2、碼暫存數(shù)碼輸出數(shù)碼輸出數(shù)碼移位功能移位功能中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路DSDRQQ &DR DLD Q 2、寄存器的工作模式寄存器的工作模式1）兩拍接收）兩拍接收工作模式工作模式發(fā)清零脈沖發(fā)清零脈沖準(zhǔn)備數(shù)據(jù)準(zhǔn)備數(shù)據(jù)發(fā)接收脈沖發(fā)接收脈沖中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路2）單拍接收）單拍接收工作模式工作模式準(zhǔn)備數(shù)據(jù)準(zhǔn)備數(shù)據(jù)發(fā)接收脈沖發(fā)接收脈沖DSDRQQ & DLD Q &中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路3）多位數(shù)碼接收）多位數(shù)碼接收工作模式工作模式CPCPD QF0D QF1D QF2D QF3

3、D0 D1 D2 D3 Q0 Q1 Q2 Q3并行輸入并行輸入并行輸出并行輸出中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路4）串行）串行移位接收移位接收工作模式工作模式D QF0D QF1D QF2D QF3CPCPi i=CP D=CP Di i=Q=Qi-1i-1 D D0 0=X=Xcpcp Q0 Q1 Q2 Q3X并行輸出并行輸出串行輸入串行輸入中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路5 5）環(huán)形移位工作模式）環(huán)形移位工作模式D QF0D QF1D QF2D QF3CPCPi i=CP D=CP Di i=Q=Qi-1i-1 D D0 0=Q

4、=Qn-1n-1cpcp中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路6 6）扭環(huán)形移位工作模式）扭環(huán)形移位工作模式D QF0D QF1D QF2D QF3 QCPCPi i= CP D= CP Di i=Q=Qi-1i-1 D D0 0=Q=Qn-1n-1CPCP中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路1）集成數(shù)碼寄存器）集成數(shù)碼寄存器74LSl75 3.中規(guī)模集成寄存器中規(guī)模集成寄存器1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR中南大學(xué)信息科學(xué)與工程學(xué)院第第五五

5、章章 時(shí)時(shí)序序邏邏輯輯電電路路 Q0 Q1 Q2 Q3CP 74LS175 RD D0 D1 D2 D3數(shù)碼寄存器示意圖數(shù)碼寄存器示意圖寄存數(shù)據(jù)輸出端寄存數(shù)據(jù)輸出端并行數(shù)據(jù)輸入端并行數(shù)據(jù)輸入端送數(shù)脈沖端送數(shù)脈沖端異步（直接）清零端異步（直接）清零端 中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路74LS175功能表及說明功能表及說明并行送數(shù)1Q3Q2Q1Q0=0000直接清零0說 明功 能CPRdiniDQ1中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路2）鎖存器）鎖存器寄存數(shù)據(jù)輸出端寄存數(shù)據(jù)輸出端并行數(shù)據(jù)輸入端并行數(shù)據(jù)輸入端 送數(shù)電平端送數(shù)電平端異步（直接

6、）清零端異步（直接）清零端 Q0 Q1 Q2 Q3 74LS116 Rd D0 D1 D2 D3BALELE中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路74LS116功能表及說明功能表及說明保 持 11并行送數(shù) 01Qi=0直接清零 0說 明功 能RdBALELE iniDQ1niniQQ1中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路a.a.單向移位寄存器單向移位寄存器 （1 1）右移寄存器（）右移寄存器（D觸發(fā)器組成的觸發(fā)器組成的4 4位右移寄存器）位右移寄存器）右移寄存器的結(jié)構(gòu)特點(diǎn)：右移寄存器的結(jié)構(gòu)特點(diǎn)：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。左邊觸

7、發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。3 3）移位寄存器）移位寄存器移位寄存器移位寄存器不但可以寄存數(shù)碼，而且在移位脈沖作用下，不但可以寄存數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動(dòng)寄存器中的數(shù)碼可根據(jù)需要向左或向右移動(dòng)1 1位。位。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPRDID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路設(shè)移位寄存器的初始狀態(tài)為設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼串行輸入數(shù)碼DI=1101，從從高位到低位高位到低位依依次輸入。其

8、次輸入。其狀態(tài)表如下：狀態(tài)表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPRDID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路在在4 4個(gè)移位脈沖作用下，輸入的個(gè)移位脈沖作用下，輸入的4 4位串行數(shù)碼位串行數(shù)碼11011101全部存入了寄存器中。全部存入了寄存器中。這種輸入方式稱為這種輸入方式稱為串行輸入方式串行輸入方式。CPQ0Q1Q21234567893QID1110右移寄存器的時(shí)序圖：右移寄存器的時(shí)序圖：由于右移寄存器移位的方向?yàn)橛捎谟乙萍拇嫫饕莆坏姆较驗(yàn)镈IQ0 0Q1

9、 1Q2 2Q3 3，即由低位向高位，即由低位向高位移，所以又稱為上移寄存器。移，所以又稱為上移寄存器。中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路左移寄存器的結(jié)構(gòu)特點(diǎn)：左移寄存器的結(jié)構(gòu)特點(diǎn)：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。（2 2）左移寄存器）左移寄存器b b雙向移位寄存器雙向移位寄存器 將右移寄存器和左移寄存器組合起來(lái)，并引入一控制端將右移寄存器和左移寄存器組合起來(lái)，并引入一控制端S便構(gòu)成便構(gòu)成既可左移又可右移的雙向移位寄存器。既可左移又可右移的雙向移位寄存器。1DC1RQ1DQRC1Q1D1DC1C1RQRCPRDD01

10、DFF0FF1FF23FF20并 行 輸 出3QQ1QQID串行輸入串行輸出2D3D中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路其中，其中，DIR為右移串行輸入端，為右移串行輸入端，DIL為左移串行輸入端。為左移串行輸入端。當(dāng)當(dāng)S=0時(shí)，時(shí)，D0=Q1、D1=Q2、D2=Q3、D3=DIL，實(shí)現(xiàn)左移操作。，實(shí)現(xiàn)左移操作。當(dāng)當(dāng)S=1時(shí)，時(shí)，D0=DIR、D1=Q0、D2=Q1、D3=Q2，實(shí)現(xiàn)右移操作；，實(shí)現(xiàn)右移操作；RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPRD串行輸入ILD（左移）串行輸入DIR（右移

11、）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS=1：右移S=0：左移并 行 輸 出中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路c. 集成雙向移位寄存器集成雙向移位寄存器74LS194右移串行數(shù)碼輸入端右移串行數(shù)碼輸入端左移串行數(shù)碼輸入端左移串行數(shù)碼輸入端 控制端控制端 Q0 Q1 Q2 Q3 74LS194 RD D0 D1 D2 D3CPDIRDILS1S0異步清零端異步清零端 中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路74LS194功能表及說明功能表及說明CPS1 S0功 能說 明0直接清零Qi=01 1 1并行送數(shù)1 0 1右 移1

12、1 0 左 移1 0 0 保 持10保 持DRiniDQ1IRnniniDQQQ1011,ILnniniDQQQ1311,niniQQ1niniQQ1中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路4、寄存器的應(yīng)用（1）1）串行輸入數(shù)據(jù)）串行輸入數(shù)據(jù) Q0 Q1 Q2 Q3 74LS194 RD D0 D1 D2 D3CPDIRDILS1S0 0111 1 1 00 1 1 11 0 1 1 中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路2）乘）乘2運(yùn)算運(yùn)算 Q0 Q1 Q2 Q3 74LS194 RD D0 D1 D2 D3CPDIRDILS1S01 0 0

13、 00100 1 0 00 0 1 0中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路3）除）除2運(yùn)算運(yùn)算 Q0 Q1 Q2 Q3 74LS194 RD D0 D1 D2 D3CPDIRDILS1S0 1100 0 1 1 0 0 1 110 0 1 1 0中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路4）環(huán)形移位寄存器）環(huán)形移位寄存器 Q0 Q1 Q2 Q3 74LS194 RD D0 D1 D2 D3CPDIRDILS1S0010001001001001000 環(huán)形計(jì)數(shù)器的特點(diǎn)：環(huán)形計(jì)數(shù)器的特點(diǎn)： N位移位寄存器可以計(jì)位移位寄存器可以計(jì)N個(gè)數(shù)，個(gè)數(shù)，實(shí)現(xiàn)模

14、實(shí)現(xiàn)模N計(jì)數(shù)器。狀態(tài)為計(jì)數(shù)器。狀態(tài)為1的輸?shù)妮敵龆说男蛱?hào)等于計(jì)數(shù)脈沖的個(gè)出端的序號(hào)等于計(jì)數(shù)脈沖的個(gè)數(shù)，通常不需要譯碼電路。數(shù)，通常不需要譯碼電路。中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路5）扭環(huán)形移位寄存器）扭環(huán)形移位寄存器 Q0 Q1 Q2 Q3 74LS194 RD D0 D1 D2 D3CPDIRDILS1S001100000001001101111111111011001000一般來(lái)說，一般來(lái)說，N位移位寄位移位寄存器可以組成模存器可以組成模2N的扭環(huán)形計(jì)數(shù)器，的扭環(huán)形計(jì)數(shù)器，只需將末級(jí)輸出反只需將末級(jí)輸出反相后，接到串行輸相后，接到串行輸入端。入端。中南大學(xué)信

15、息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路5.4.2 計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器是用來(lái)記錄脈沖數(shù)目的數(shù)字是用來(lái)記錄脈沖數(shù)目的數(shù)字電路，它是構(gòu)成數(shù)字設(shè)備的基本的電路，它是構(gòu)成數(shù)字設(shè)備的基本的邏輯部件，可用于定時(shí)、延時(shí)、分邏輯部件，可用于定時(shí)、延時(shí)、分頻等邏輯功能頻等邏輯功能二、計(jì)數(shù)器的分類二、計(jì)數(shù)器的分類按工作方式分：異步計(jì)數(shù)器、同步計(jì)數(shù)器按工作方式分：異步計(jì)數(shù)器、同步計(jì)數(shù)器按編碼方式分：二進(jìn)制計(jì)數(shù)器、二按編碼方式分：二進(jìn)制計(jì)數(shù)器、二- -十進(jìn)制計(jì)數(shù)器、任意十進(jìn)制計(jì)數(shù)器、任意進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器(N(N進(jìn)制進(jìn)制) )按工作特點(diǎn)分：加法計(jì)數(shù)器、減法計(jì)數(shù)器、可逆計(jì)數(shù)器按工作特點(diǎn)分：加法計(jì)數(shù)

16、器、減法計(jì)數(shù)器、可逆計(jì)數(shù)器一、計(jì)數(shù)器的作用一、計(jì)數(shù)器的作用CPNTT N 進(jìn)制進(jìn)制計(jì)數(shù)器計(jì)數(shù)器中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路二、同步計(jì)數(shù)器二、同步計(jì)數(shù)器 同步二進(jìn)制計(jì)數(shù)器同步二進(jìn)制計(jì)數(shù)器 同步二進(jìn)制加法計(jì)數(shù)器同步二進(jìn)制加法計(jì)數(shù)器 同步二進(jìn)制減法計(jì)數(shù)器同步二進(jìn)制減法計(jì)數(shù)器 同步二進(jìn)制加同步二進(jìn)制加/減可逆計(jì)數(shù)器減可逆計(jì)數(shù)器 同步十進(jìn)制計(jì)數(shù)器同步十進(jìn)制計(jì)數(shù)器 同步十進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器 同步十進(jìn)制減法計(jì)數(shù)器同步十進(jìn)制減法計(jì)數(shù)器 同步十進(jìn)制加同步十進(jìn)制加/減可逆計(jì)數(shù)器減可逆計(jì)數(shù)器 同步同步N進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)

17、時(shí)序序邏邏輯輯電電路路1、同步二進(jìn)制加法計(jì)數(shù)器、同步二進(jìn)制加法計(jì)數(shù)器2103102010QQQTQQTQT1T321032101321021012101011010QQQQQQQQQQQQQQQQQQQQQQQnnnn3210QQQQC 中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路CP Q3 Q2 Q1 Q0C01234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10000000000CP Q3 Q2 Q1 Q0C101112131415161 0 1 01 0 1 11

18、 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00000010T=1: QN+1=QN 計(jì)數(shù)計(jì)數(shù) T=0: QN+1=QN 保持保持 中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路分頻器分頻器中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路74LS161同步同步置數(shù)，置數(shù)， 異步異步清零。清零。D3、D2、D1、D0: 預(yù)置數(shù)據(jù)輸入端；預(yù)置數(shù)據(jù)輸入端；EP、ET: 計(jì)數(shù)使計(jì)數(shù)使能端；能端；CP: 脈沖輸入端；脈沖輸入端；C: 進(jìn)位輸出端進(jìn)位輸出端RD: 異步清零端；異步清零端；LD: 同步預(yù)置數(shù)端；同步預(yù)置數(shù)端；2、中規(guī)模集成同步四位二進(jìn)制

19、加法計(jì)數(shù)器、中規(guī)模集成同步四位二進(jìn)制加法計(jì)數(shù)器中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路（2）邏輯圖與管腳）邏輯圖與管腳 Q0 Q1 Q2 Q3 C 74LS161 ET CP (74161) EP RD D0 D1 D2 D3 LD 計(jì)數(shù)脈沖輸入端計(jì)數(shù)脈沖輸入端計(jì)數(shù)狀態(tài)輸出端計(jì)數(shù)狀態(tài)輸出端進(jìn)位脈沖輸出端進(jìn)位脈沖輸出端C=Q3Q2Q1Q0控制端控制端異步清零端異步清零端同步置數(shù)控制端同步置數(shù)控制端并行輸入數(shù)據(jù)端并行輸入數(shù)據(jù)端中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路功能及原理：功能及原理：（1）異步清零：）異步清零：（2）同步置數(shù)：）同步置數(shù)：J0=

20、D0K0= D0K3= D3J3= D3K2= D2J2= D2K1= D1J1= D1（3）保持：）保持：J=K=0, 保持。保持。31n321n211n101n0DQ,DQ,DQ,DQRD=0 時(shí)，時(shí)， Q0 = Q1 = Q2 = Q3 =0;RD=1， LD=0 時(shí)時(shí),RD=LD=1，EP ET=0 時(shí)時(shí), ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74LS161CP中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路（4）計(jì)數(shù)：）計(jì)數(shù)：J0 = K0=1J1 = K1= Q0J2 = K2= Q0 Q1J3 = K3= Q0 Q1 Q2此時(shí)，電路為此時(shí)，電路為四位

21、二進(jìn)制同四位二進(jìn)制同步加計(jì)數(shù)器步加計(jì)數(shù)器。RD=LD=1，EP = ET=1 時(shí)時(shí), ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74LS161CP中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路74161的功能表：的功能表：清零清零RD預(yù)置預(yù)置LD使能使能EP ET時(shí)鐘時(shí)鐘CP預(yù)置數(shù)輸入預(yù)置數(shù)輸入D0 D1 D2 D3輸輸 出出Q0 Q1 Q2 Q3LHHHHXLHHHX XX XL XX LH HXXXX X X XA B C DX X X XX X X XX X X X置置0予置數(shù)予置數(shù)保持保持保持保持計(jì)數(shù)計(jì)數(shù)ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74L

22、S161CP中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路16151413121110123456789QAQDQDQCQBQAQBQCVCCTETPEPCPAABBCCDDCLRLOADRC串行進(jìn)串行進(jìn) 位輸出位輸出 允許允許GND時(shí)鐘時(shí)鐘清除清除輸出輸出數(shù)據(jù)輸入數(shù)據(jù)輸入置入置入74LS161引腳圖：引腳圖：中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路3）四位二進(jìn)制計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖）四位二進(jìn)制計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖00000001000100001100100001010011000111010000100101010010110110001101011100

23、111101Q3Q2Q1Q0C中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路QCPQ0Q21Q3LDRDDD0D21D3EPETC121314150120清零異步同步置數(shù)加法計(jì)數(shù)保持00111011011111110000中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路3、同步、同步十進(jìn)制十進(jìn)制加法計(jì)數(shù)器（加法計(jì)數(shù)器（74160）1）邏輯圖與管腳）邏輯圖與管腳 Q0 Q1 Q2 Q3 C 74160 ET CP EP RD D0 D1 D2 D3 LD 進(jìn)位脈沖輸出端進(jìn)位脈沖輸出端C=Q3Q0中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路2）

24、功能表及說明RDCP LDET EP功功 能能說說 明明0異步異步清零清零Qi=0，C=010同步同步預(yù)置數(shù)預(yù)置數(shù)iniDQ11 1 1 1計(jì)數(shù)計(jì)數(shù) 十進(jìn)制加法十進(jìn)制加法1 1 1 0保持保持1 1 0 保持保持nnniniCCQQ11,0,1CQQnini中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路3）計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖（十進(jìn)制加法）計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖（十進(jìn)制加法）00000001000100001100100001010011000100001110100101注意：74160 的各輸入端的功能、用法的各輸入端的功能、用法 與與 74161的功能表相同的功能表相同。中南大學(xué)

25、信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路二、異步計(jì)數(shù)器二、異步計(jì)數(shù)器 異步二進(jìn)制計(jì)數(shù)器異步二進(jìn)制計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器異步二進(jìn)制減法計(jì)數(shù)器異步二進(jìn)制減法計(jì)數(shù)器異步二進(jìn)制加異步二進(jìn)制加/減可逆計(jì)數(shù)器減可逆計(jì)數(shù)器 異步十進(jìn)制計(jì)數(shù)器異步十進(jìn)制計(jì)數(shù)器異步十進(jìn)制加法計(jì)數(shù)器異步十進(jìn)制加法計(jì)數(shù)器異步十進(jìn)制減法計(jì)數(shù)器異步十進(jìn)制減法計(jì)數(shù)器異步十進(jìn)制加異步十進(jìn)制加/減可逆計(jì)數(shù)器減可逆計(jì)數(shù)器 異步異步N進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路集成異步十進(jìn)制加法計(jì)數(shù)器集成異步十進(jìn)制加法計(jì)數(shù)器-74LS290-74LS290R01 R0

26、2:S91 S92:清清0輸入端；輸入端；置置9輸入端；輸入端；時(shí)鐘脈沖輸入端；時(shí)鐘脈沖輸入端；CP0 、CP1:Q0 Q3:計(jì)數(shù)器輸出端。計(jì)數(shù)器輸出端。中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路 74LS290：異步十進(jìn)制計(jì)數(shù)器，異步十進(jìn)制計(jì)數(shù)器，異步異步置數(shù)，置數(shù)，異步異步清零。清零。 結(jié)構(gòu)：結(jié)構(gòu)： 74LS290 74LS290 內(nèi)部含有兩個(gè)獨(dú)立的計(jì)數(shù)電路內(nèi)部含有兩個(gè)獨(dú)立的計(jì)數(shù)電路由由1個(gè)個(gè)1位二進(jìn)制計(jì)數(shù)器和位二進(jìn)制計(jì)數(shù)器和1個(gè)異步五進(jìn)制計(jì)數(shù)器構(gòu)成。個(gè)異步五進(jìn)制計(jì)數(shù)器構(gòu)成。又稱又稱二二-五五-十進(jìn)制加法計(jì)數(shù)器十進(jìn)制加法計(jì)數(shù)器。模模2計(jì)數(shù)器：計(jì)數(shù)器：CP0為計(jì)數(shù)脈沖輸

27、入，為計(jì)數(shù)脈沖輸入，Q0為輸出；為輸出；模模5計(jì)數(shù)器：計(jì)數(shù)器：CP1為計(jì)數(shù)脈沖輸入，為計(jì)數(shù)脈沖輸入，Q3 Q1為輸出；為輸出；8421碼十進(jìn)碼十進(jìn)制計(jì)數(shù)器：制計(jì)數(shù)器：CP0為計(jì)數(shù)脈沖輸入，為計(jì)數(shù)脈沖輸入，CP1與與Q0相連，相連，Q3 Q0為輸出。為輸出。74LS290S92R01R02S91Q1Q2Q3Q0CP0CP1中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路二進(jìn)制二進(jìn)制計(jì)數(shù)器計(jì)數(shù)器五進(jìn)制五進(jìn)制計(jì)數(shù)器計(jì)數(shù)器CP0CP1Q0Q1Q2Q3中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路74LS290邏輯圖與管腳邏輯圖與管腳計(jì)數(shù)脈沖輸入端計(jì)數(shù)脈沖輸入端下降沿觸

28、發(fā)下降沿觸發(fā)異步清零端異步清零端異步置異步置9端端 Q0 Q1 Q2 Q3CP1 74LS290 CP0 R01 R02 S91 S92中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路功能說明功能說明1)R01=R02=1時(shí)，異步清零（時(shí)，異步清零（Q3Q2Q1Q0=0000）2）S91=S92=1時(shí)，異步置時(shí)，異步置9（Q3Q2Q1Q0=1001）3）CP0=CP，CP1懸空，懸空，Q0是一位二進(jìn)制計(jì)數(shù)器是一位二進(jìn)制計(jì)數(shù)器（Q3Q2Q1保持不變）保持不變）4）CP1=CP，CP0懸空，懸空， Q3Q2Q1 是五進(jìn)制計(jì)數(shù)器是五進(jìn)制計(jì)數(shù)器（ Q0保持不變）保持不變） Q0 Q1

29、Q2 Q3CP1 74LS290 CP0 R01 R02 S91 S92000001010011100Q3Q2Q1中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路4）CP0=CP，CP1=Q0， Q3Q2Q1 Q0是一位十進(jìn)制加法計(jì)數(shù)器是一位十進(jìn)制加法計(jì)數(shù)器0110000000010010001101000101100001111001 Q0 Q1 Q2 Q3CP1 74LS290 CP0 R01 R02 S91 S92CPQ3Q2Q1Q0中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路五、用五、用MSI構(gòu)成構(gòu)成N進(jìn)制計(jì)數(shù)器的方法進(jìn)制計(jì)數(shù)器的方法1.1.基本原理

30、：假設(shè)已有一基本原理：假設(shè)已有一M進(jìn)制計(jì)數(shù)器，進(jìn)制計(jì)數(shù)器，要得到一要得到一N進(jìn)制計(jì)數(shù)器，只要進(jìn)制計(jì)數(shù)器，只要NN設(shè)計(jì)舉例設(shè)計(jì)舉例例例1 試用同步十進(jìn)制計(jì)數(shù)器試用同步十進(jìn)制計(jì)數(shù)器74160接成百進(jìn)制接成百進(jìn)制計(jì)數(shù)器。計(jì)數(shù)器。M=100=1010，可以將兩片可以將兩片74160直接按并行進(jìn)位直接按并行進(jìn)位方式或串行行進(jìn)位方式連接即可。方式或串行行進(jìn)位方式連接即可。解解1：并行進(jìn)位方式：并行進(jìn)位方式中南大學(xué)信息科學(xué)與工程學(xué)院第第五五章章 時(shí)時(shí)序序邏邏輯輯電電路路解解2：串行進(jìn)位方式：串行進(jìn)位方式(1)片為片為1001時(shí)，時(shí)， C=1；輸入第十個(gè)計(jì)數(shù)脈沖時(shí)輸入第十個(gè)計(jì)數(shù)脈沖時(shí) ， (1)片為片為0000 ， C由由1變?yōu)樽?/p>