1、DE2系列_TV 范例講解（1） ADV7181 & IC2IC中心視頻組DE2_70_TV系統(tǒng)框圖 無論是DE2_115_TV，DE2_TV、DE2_70_TV例程，均是一個將輸入的電視模擬信號經(jīng)開發(fā)板上的解碼芯片解碼后，進(jìn)行一個基于平均值的去隔行處理后，用VGA的格式輸出。這個例程是入手視頻處理的一個基礎(chǔ)，在這里主要簡述DE2_70_TV的各個部分。TV Decoder7180系統(tǒng)框圖 模擬信號經(jīng)開模擬信號進(jìn)入開發(fā)后進(jìn)解碼器解碼，這里的解碼器在系統(tǒng)框圖中就是TV Decoder7180了，這個解碼器的信號線可以分四種： 第一種：模擬信號的輸入； 第二種：是配置信號，在圖中是I2C_SCLK

2、，和I2C_SDAT的兩個信號，這兩個信號時按照I2C協(xié)議來進(jìn)行配置的，主要功能是給解碼器提供具體的配置信號，因為TV Decoder7180能支持多種模擬信號格式的輸入源，有NTSC、PAL和SECAM等制式，到底輸入的模擬信號是那種輸入制式，是根據(jù)這個I2C配置信號來確定的。在本系統(tǒng)中，I2C配置模塊就是輸出NTSC制式的配置信號；TV Decoder7180系統(tǒng)框圖 第三種：同步信號，這里有TD_HS何TD_VS，分別是水平方向和垂直方向的同步信號； 第四種：解碼后根據(jù)ITU656協(xié)議輸出的數(shù)據(jù)TD_DATA。 解碼器輸出的視頻數(shù)據(jù)經(jīng)ITU656 Decoder之后，得到格式為4:2:2

3、的YUV數(shù)據(jù)，經(jīng)SDRAM四口控制器緩存在SDRAM中。但這時候緩存在SDRAM的數(shù)據(jù)是奇數(shù)場和偶數(shù)場，系統(tǒng)再分別讀出奇數(shù)場和偶數(shù)場，以作平均的方式將兩場數(shù)據(jù)和為一幀，實現(xiàn)去隔行之后將YUV格式轉(zhuǎn)換為RGB格式然后在VGA控制信號下輸出。ADV7181芯片ADV7181是一款集成的視頻解碼器， 支持多種格式的模擬視頻信號輸入， 包括CVBS，S_VIDEO 和YPrPb 分量， 并可自動檢測NTSC、PAL 和SECAM。ADV7181 可輸出16 位或8 位與CCIR656標(biāo)準(zhǔn)兼容的YCrCb 4:2:2視頻數(shù)據(jù)， 包括VS、HS、Blank等重要信號。Strengths 特點：I2C總線接

4、口，6通道模擬視頻輸入，支持多種模擬輸入格式和多種數(shù)字輸出格式。詳細(xì)資料見FPGA與SOPC設(shè)計電子書ADV7181芯片寄存器配置 I2C協(xié)議只要求兩條總線線路一條串行數(shù)據(jù)線 （SDA） 一條串行時鐘線 （SCL）。同時SDL和SCL都是雙向線路，分別通過上拉電阻連接到正的電源電壓。I2C兩線串行數(shù)據(jù)SDA 和串行時鐘SCL 線在連接到總線的器件間傳遞信息。每個器件都有一個唯一的地址識別。主機(jī)是初始化總線的數(shù)據(jù)傳輸并產(chǎn)生允許傳輸?shù)臅r鐘信號的器件。此時任何被尋址的器件都被認(rèn)為是從機(jī)。在I2C總線上，無論主機(jī)是接受方還是發(fā)送方，時鐘信號永遠(yuǎn)是主機(jī)控制。 I2C傳輸SDA 線上的數(shù)據(jù)必須在時鐘的高電

5、平周期保持穩(wěn)定。數(shù)據(jù)線的高或低電平狀態(tài)只有在SCL 線的時鐘信號是低電平時才能改變。 I2C:普通傳輸模式I2C_Controller模塊I2C_Controller使用33個I2C時鐘周期來完成1次24位數(shù)據(jù)， 其中第1個時鐘周期用于初始化控制器， 第23個周期用于啟動傳輸， 第430個周期用于傳輸數(shù)據(jù)(其中包括24位數(shù)據(jù)和3個ACK)，最后3 個周期用于停止傳輸。在程序當(dāng)中，SD_counter用于對傳輸進(jìn)行計數(shù)， 并控制數(shù)據(jù)的傳輸。I2C_AV_Config模塊該模塊中的每個寄存器配置需要三步。一般用mSetup_ST表示當(dāng)前進(jìn)行到哪一步， mI2C_GO=1表示啟動I2C傳輸， mI2

6、C_END=1表示I2C傳輸結(jié)束， mI2C_ACK=0表示應(yīng)答信號有效。I2C_AV_Config模塊 復(fù)位信號一旦有效， 即表明對寄存器的配置進(jìn)入到第一步， 此時8位從設(shè)備地址、8位寄存器地址和8位數(shù)據(jù)進(jìn)行連接， 以組成24位傳輸數(shù)據(jù)； 接著啟動I2C 傳輸， 進(jìn)入第二步( mSetup_ST =1) ， 此后一旦檢測到傳輸結(jié)束(mI2C_END=1)， 便對應(yīng)答信號mI2C_ACK進(jìn)行判斷， 如果應(yīng)答有效， 則進(jìn)入下一步mSetup_ST=2，否則返回到mSetup_ST=0， 重新傳輸數(shù)據(jù)。電視解碼芯片ADV7181產(chǎn)生iTD_HS，iTD_VS行場同步信號把HS當(dāng)作時鐘信號 VS低電平時，計數(shù)，否則又清零TV_detect模塊VS上升沿判斷計數(shù)值達(dá)到9則輸出一個stable信號作為Reset_delay模塊的復(fù)位信號，決定整個工程開始。Reset_delay模塊利用clk50MHz計數(shù)，產(chǎn)生三個復(fù)位rst信號，我們知道復(fù)位信號低電平0有效，主要進(jìn)行模塊的初始化。由于計數(shù)滿1FFFFF,2FFFFF,3FFFFF使rst變成1，就意味著使模塊開始工作。不同的計數(shù)值代表著不同的初始化時間，換個方式說就是使不同的模塊開始工作的時間先后，因為如果某些模塊要等