1、導讀控制器局域網(wǎng)（CAN）標準不斷發(fā)展，正用于車載和工業(yè)網(wǎng)絡之外的許多新應用。支持它的微處理器變得普遍且價格低廉，并且開源協(xié)議棧讓其非常容易訪問，同時也容易添加至新系統(tǒng)?？刂破骶钟蚓W(wǎng)（）標準不斷發(fā)展，正用于車載和工業(yè)網(wǎng)絡之外的許多新應用。支持它的微處理器變得普遍且價格低廉，并且開源協(xié)議棧讓其非常容易訪問，同時也容易添加至新系統(tǒng)。有許多板可用于（）、（）、（）和其他微處理器開發(fā)平臺。當設計人員的系統(tǒng)上電卻不能工作時，應該怎么辦呢？本文為您介紹一種對物理層進行調(diào)試的較好工程方法。我們將介紹基礎調(diào)試步驟,并說明一個物理層應有的性能，以及找出問題的一些小技巧。調(diào)試基礎知識和規(guī)范詳細說明了高速物理層即收

2、發(fā)器。掌握物理層的基礎知識以后，利用簡單的調(diào)試工具便可迅速地找出常見問題。所需的基本實驗室工具為示波鏡、數(shù)字萬用表（）和一個電源。如果想要深入了解問題，則需要更高精度和更復雜的工具。這種問題已非本文討論的范疇，但是這里介紹的基礎知識可幫助確定問題所屬類別，以及進一步調(diào)試所需的其他工具。一個由組裝的演示系統(tǒng)以及的評估模塊（），用于演示硬件。另外，我們還使用了其他一些東西，例如:連接器外接頭電纜和芯片鉤（抓住收發(fā)器引腳，讓其連接至電纜，以更加容易地連接示波器指針，如圖，所示）。裝圖，物理層調(diào)試基本工具連接檢查開始調(diào)試對話時，使用確認印刷電路板（）上連接如我們所預計的那樣一系統(tǒng)未上電。這看似很基礎，

3、但令人吃驚的是，這個簡單的方法卻解決了許多簡單問題。所有人都會認為原理圖、布局和制造工藝沒有問題，但不幸的是，它們有時卻并不如人愿。子插件板位置錯誤、虛焊和錯誤端接或者連接的電纜，都是一些常見問題。利用電阻設置來確認所有線路和連接均正確。圖所示應用的簡易原理圖用作參考。a工TKD:!H己Op4ionnlTroniciSiwerPratsclio-nFunclionOpt詁nal-Pull-downVftM)工CANLCANMTerminal詁a工TKD:!H己Op4ionnlTroniciSiwerPratsclio-nFunclionOpt詁nal-Pull-downVftM)工CANLCA

4、NMTerminal詁rt:OptiolnPCBSN65HVD256CftNTraftsceiverPort%3-VMCURXDTXDV|mivour5-V曲ggeRegulatorHVOUF3-V甘創(chuàng)倔條Regulator圖：應用簡易原理圖表列舉了需要檢查的和網(wǎng)絡連接。收發(fā)器引腳和上其他相關(guān)連接之間的電阻應為Q,除非設計使用表注里介紹的一些選項。例如，限流串聯(lián)電阻器、總線端接電阻器或者數(shù)字的上拉或下拉電阻器。CONNECTIONCOMMENTGroujidThetransceiverGNDshouldbeconnectedrottisPCSgroundptane.Pswer帥曲冊）畑jlTh

5、eVtcontiigtransceivershouldbscunnftciedwthsvotegeragul-atofsoutput.Onoshouldbecarelulinmunirartdesigns:The垃ofthetransceivermaybe5Vor3.3V.depandi叩onEheCANiransciverfamily.Sdma5-VCANtransceivershavean1/Dlevol-shiftinopinV|qor恤hTransmitDataCE(OorD|!facurrenMimitifig丹帀鮎n&sitori$usdjhatbthftexpectedr9$is

6、iancvalue.TheTXOmayn刑d自pull-up忖tho叱匸ilsinopen-drainOLrtpcrConadiicroproce-crisus-od.AciveDataRXDorRIIacunenUimidng站方莎resi$ior嶺u5&drtha(塚theQxpectetfresiiisncsvalue.R*SBSTBrEN.AB,orLBKmaybeavaitaNs.dep-ondingonthesp-ecificQA忡irgmscaiver.R$pfovidesthreemodesofoperationthatneeatobecheckea：1HigspsGdmods

7、.Therashouldbeaconn甘cliontogroundarlowfromtheunicr)pro-c0.sscH,pserntp-utpin.2lf如prooO創(chuàng)陽閔凰Thareshcutdbgsptjil-dawir&sfstortogruuFidbelweenWand100kW3-1聊理靦f切訊段Threshouldb旨logichighviaapullupresistororvia血mautputtronithemicrciproce$Sorsoutputpm.Theorhrp；nstfiilalinputswithiQicowndhfghthresholdslhatfnay

8、be新ihmi*drivenbyamicroprocessoroutputorpulledhihorlowvraarssistor.Itshouldbaverifiedthat掃0davicaisinthepraper(mode.VPEFQIspurpinSome悴直聒白祁p澤mayhaweaV(x/2outputreference.Itmaybefloating,txinecldbyabypasscapacitortoground：,orusedtoactivelydrivssplitterminatiofl.Theapplicationuseshouldbverified.CAN忖乩倔L】

9、TheiraflseeivefsCANHandCANLpmsshoirfdbeconnectetftotherespectivepi惦mtheCANImis.MoreiivtomtionisprovidedundarChackiFigbusiftHnsnation*tnitii5article.表：和收發(fā)器連接總結(jié)總線端接檢查大多數(shù)標準均規(guī)定使用一條單雙絞線（有或者無屏蔽層），其特性阻抗（）為Q。應使用與線路特性阻抗相同的電阻器來端接電纜兩端，以防止信號反射。端接可以為電纜上總線端的單Q電阻器，如圖中總線左側(cè)所示；或者，它也可以位于某個端接節(jié)點內(nèi)，如圖右側(cè)所示。不得將端接電阻從總線移除。如果端

10、接電阻負載不存在,則信號完整性會受到影響，并且無法滿足比特計時要求。如果總線共模電壓濾波和穩(wěn)壓理想，則使用分裂端接，如圖所示。在該圖中，每個電阻器均為0，而分裂電容器范圍為到，具體取決于共模濾波器所需的頻率。到的測得電阻應介于0到0之間，以達到標準、兩個端接電阻器的并聯(lián)阻抗以及并聯(lián)節(jié)點輸入電阻的容差。應根據(jù)可能碰到的極端故障狀態(tài)（通常為系統(tǒng)接地的電源電壓）來確定端接電阻器的額定功率。丄111CANContraHerCANTran&celiverCANTran&c&iverNoden(withtermination)NnT白1MCUorDSPCANContrEl&rNode2MCLIorDSP丄

11、111CANContraHerCANTran&celiverCANTran&c&iverNoden(withtermination)NnT白1MCUorDSPCANContrEl&rNode2MCLIorDSPCAhCantrollerCANTransceiverNodesMCUixDSPCANCANTransceiver圖：應用簡易原理圖電源檢查在系統(tǒng)上電以前，應首先檢查收發(fā)器的一個或者多個電源。根據(jù)所使用的收發(fā)器類型，應為或者。不管您相不相信，在一些情況下，丟失確實為問題的根本原因。因此，我們應確保存在于收發(fā)器的引腳上。只需檢查，便可確認有電源存在。必須注意電源短路接地（不幸的是，該引腳就

12、在引腳的旁邊）。顯性狀態(tài)（0總線負載時約為）和隱性狀態(tài)（）之間所需電流（）差約為。顯性總線狀態(tài)期間端接電阻差分電壓的產(chǎn)生需要這的電流差，并且其隨總線負載變化而變化。還可用在電流模式下，以驗證預計電源電流。由于的開關(guān)性質(zhì)，測得的電流偽平均讀取值。建議本地旁路電容器至少應為|JF以確?？偩€狀態(tài)轉(zhuǎn)換期間有足夠的電源緩沖。否則，收發(fā)器的突入電流可能會引起明顯的電壓電源紋波。我們可以使用一個示波器來驗證電源電壓是穩(wěn)定，還是隨著總線狀態(tài)變化而變化。轉(zhuǎn)換期間，最好不要讓收發(fā)器“饑餓”。收發(fā)器受到其限流的保護，但是，當收發(fā)器試圖驅(qū)動總線至顯性狀態(tài)時，如果其中一條總線短路至電源或者接地，則電源電流極高。如果電壓

13、調(diào)節(jié)器無法提供這么多的電流，則電壓電平降至收發(fā)器規(guī)格范圍以下，甚至可能會低至觸發(fā)收發(fā)器的欠壓鎖定狀態(tài)。物理層基礎知識一旦完成所有基礎檢查，就可以檢查物理層的核心總線了。收發(fā)器的兩個關(guān)鍵組件便是接收器和發(fā)射器。發(fā)射器被稱作的驅(qū)動器。通過共模點（約）對物理層偏置，見圖4CANHCANLCAJTCANLReceiverwithCommcn-ModeiRXD:於覘CANHCANLCAJTCANLReceiverwithCommcn-ModeiRXD:於覘K曹w軍商乩肆iiiuDriver(TranSimiitter)vccTXD圖：簡易總線收發(fā)器發(fā)收器將單端數(shù)字邏輯信號、（或者）和（或者）轉(zhuǎn)換為差分總

14、線所要求的電平。當總線為顯性時，在接收節(jié)點，其標準定義的差分電壓（）大于2并且處于邏輯低狀態(tài)。當總線為隱性時，在接收節(jié)點，其標準定義的差分電壓（）為W（）W，并且處于邏輯高狀態(tài)。兩種總線狀態(tài)均通過收發(fā)器內(nèi)共模網(wǎng)絡偏置。圖顯示了典型的總線層級。CANHCANLRecessive:DominantLogicH；CANHCANLRecessive:DominantLogicH；LogicL對總線進行調(diào)試時，最為有用的工具之一便是示波器。盡管單通道示波器便可看到信號但最好還是用雙或者四通道。理想情況下，可同時看到、和，以確保收發(fā)器和總線性能如預期。進行初次調(diào)試時，只需一個低帶寬示波器，因為標準被限定在

15、。（在不遠的將來，在引入擁有靈活數(shù)據(jù)速率的以后，這種情況將有所改變。）如果該節(jié)點正發(fā)送數(shù)據(jù)比特流，則可在輸入端看到輸入數(shù)據(jù)。差分總線引腳（）存在傳輸延遲，同時還存在輸出傳輸延遲。在中，這些延遲均為循環(huán)時間，或者說循環(huán)延遲。如果該節(jié)點正在接收，則閑置；但是總線和輸出會顯示幀。為了演示基礎總線工作情況，圖顯示了一個示波器，它擁有兩個模擬通道和兩個數(shù)字通道，以及一個函數(shù)生成器?？偩€由兩個組成，每個在總線上的端接電阻均為Q。示波器函數(shù)生成器連接至頂部的輸入引腳。圖中，數(shù)字通道顯示了信號（藍色）；模擬通道顯示了信號（黃色）；數(shù)字通道顯示了信號（綠色）。盡管該示波器的精確度很低，但這個簡單的測試表明，該物

16、理層的表現(xiàn)在總體上符合我們的預期。圖：兩個的總線調(diào)試FrfFrf圖：信號圖顯示了該示波器和用于調(diào)試演示系統(tǒng)的探針裝置。該節(jié)點使用菊形鏈，并使用針連接器。一個總線外接頭連接器位于圖左上方。利用它，我們可以輕松地連接模擬示波器探針至總線的和引腳以及。由于探針過大，無法抓住中間節(jié)點的和引腳，因此可通過連接至探針的芯片鉤和一小段電纜,將這些引腳連接至示波器的數(shù)字通道。另一種方法是，給每個收發(fā)器焊接一小段線，這樣示波器探針便可更容易地連接。圖：演示系統(tǒng)調(diào)試圖顯示了示波器獲得的但它們可以幫助確定需要了解信號詳細情況。盡管這些信號的分辨率和精度均不高,節(jié)點工作的那些信息。中間節(jié)點的觸發(fā)了示波器；圖：演示系統(tǒng)

17、調(diào)試圖顯示了示波器獲得的但它們可以幫助確定需要了解信號詳細情況。盡管這些信號的分辨率和精度均不高,節(jié)點工作的那些信息。中間節(jié)點的觸發(fā)了示波器；信號差異符合預期；在構(gòu)架端可清楚地看到高差分電壓的收到確認（）位。該高壓為同時并行產(chǎn)生位的多個節(jié)點的結(jié)果。輕松找出位的另一個方法是其存在于信號中而非信號中，這意味著它由另一些節(jié)點產(chǎn)生。CANHHLU1RXDCANHHLU1RXD圖：演示系統(tǒng)的信號調(diào)試例子圖顯示了一個演示系統(tǒng)，在右邊，連接至菊形鏈輸出的線路被損壞。出現(xiàn)這種情況的原因是，系統(tǒng)后面的一個固定螺栓摩擦，而在幾年的時間里該系統(tǒng)被運輸至世界各地。當系統(tǒng)通過菊形鏈總線接口連接至其他節(jié)點時，便故障無法工

18、作。圖：帶有損壞線路的演示系統(tǒng)圖所示信號表明了該損壞線路的效果。另外，連續(xù)性檢查也可證實該開路。圖：上線路遭損壞的信號圖還突出詳細顯示了幀的另-個重要部分，即位。示波器使用單一模式,在某個單比特發(fā)現(xiàn)觸發(fā)器時，其在右手節(jié)點的引腳上被觸發(fā)。該單比特為這一節(jié)點產(chǎn)生的位，目的是確認接收到一個有效的幀。所有接收節(jié)點確認收到發(fā)送節(jié)點的幀。相比在上看到的發(fā)送位，總線上所看到的位的位時間稍長。這是同時發(fā)送位的多個節(jié)點的假象。影響這種長位時間的一些因素包括：通過線纜的延遲、三個節(jié)點之間的時鐘計時漂移以及同時發(fā)送一個位的兩個節(jié)點所產(chǎn)生的高差分電壓。如果這些因素使位（空檔）變得更長，并在分隔符內(nèi)保持顯性，則其可能引起誤差幀。總線調(diào)試的另一個例子