1、計數(shù)器用以統(tǒng)計輸入脈沖CP個數(shù)的電路。計數(shù)器的分類：（2）按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。（1）按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器。非二進制計數(shù)器中最典型的是十進制計數(shù)器。（3）按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計數(shù)脈沖同步分為同步計數(shù)器和異步計數(shù)器。 計數(shù)器（1）二進制同步加法計數(shù)器由于該計數(shù)器的翻轉(zhuǎn)規(guī)律性較強，只需用“觀察法”就可設(shè)計出電路：因為是“同步”方式，所以將所有觸發(fā)器的CP端連在一起，接計數(shù)脈沖。 然后分析狀態(tài)圖，選擇適當?shù)腏K信號。一、同步計數(shù)器分析狀態(tài)圖可見：FF0：每來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J0=K0=1。FF1：當Q0=1時，來

2、一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J1=K1= Q0 。FF2：當Q0Q1=1時， 來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J2=K2= Q0Q1FF3： 當Q0Q1Q3=1時， 來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J3=K3= Q0Q1Q3（2）二進制同步減法計數(shù)器分析4位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將各觸發(fā)器的驅(qū)動方程改為：將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加/減控制信號X便構(gòu)成4位二進制同步可逆計數(shù)器，各觸發(fā)器的驅(qū)動方程為：就構(gòu)成了4位二進制同步減法計數(shù)器。（3）二進制同步可逆計數(shù)器二、二進制異步計數(shù)器工作原理： 4個JK觸發(fā)器都接成T觸發(fā)器。 每當Q2

3、由1變0，F(xiàn)F3向相反的狀態(tài)翻轉(zhuǎn)一次。 每來一個CP的下降沿時，F(xiàn)F0向相反的狀態(tài)翻轉(zhuǎn)一次； 每當Q0由1變0，F(xiàn)F1向相反的狀態(tài)翻轉(zhuǎn)一次； 每當Q1由1變0，F(xiàn)F2向相反的狀態(tài)翻轉(zhuǎn)一次；（1）二進制異步加法計數(shù)器（4位） 用“觀察法”作出該電路的時序波形圖和狀態(tài)圖。由時序圖可以看出，Q0、Ql、Q2、Q3的周期分別是計數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，因而計數(shù)器也可作為分頻器。（2）二進制異步減法計數(shù)器用4個上升沿觸發(fā)的D觸發(fā)器組成的4位異步二進制減法計數(shù)器。工作原理：D觸發(fā)器也都接成T觸發(fā)器。 由于是上升沿觸發(fā)，則應(yīng)將低位觸發(fā)器的Q端與相鄰高位觸發(fā)器的時鐘脈沖輸入端相連，即從Q

4、端取借位信號。 它也同樣具有分頻作用。二進制異步減法計數(shù)器的時序波形圖和狀態(tài)圖。在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進位信號（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。為了提高計數(shù)速度，可采用同步計數(shù)器。 三、任意進制計數(shù)器的構(gòu)成任意進制計數(shù)器的構(gòu)成方法一）集成計數(shù)器CP脈沖引入方式型號計數(shù)模式清零方式預(yù)置數(shù)方式同步74161 4位二進制加法 異步（低電平） 同步同步74191 單時鐘4位二進制可逆 無 同步同步74193 雙時鐘4位二進制可逆 異步（低電平） 同步同步74160 十進制加法 異步（低電平） 同步同步74190 單時鐘十進制可逆 無 同步異

5、步7490 二五十進制加法 異步（低電平） 異步異步74290 二五十進制加法 異步（低電平） 同步異步74293 雙時鐘4位二進制加法 異步（低電平） 同步1、74LS90，74LS2902、10進制同步加法計數(shù)器74160當輸出為1001時,RCO=1 異步清零。74161具有以下功能： 計數(shù)。 同步并行預(yù)置數(shù)。RCO為進位輸出端。 保持。3、4位二進制加法加法計數(shù)器741614、4位二進制同步可逆計數(shù)器74191其中LD是異步預(yù)置數(shù)控制端，D3、D2、D1、D0是預(yù)置數(shù)據(jù)輸入端；EN是使能端，低電平有效；D/ 是加/減控制端，為0時作加法計數(shù)，為1時作減法計數(shù)；MAX/MIN是最大/最小

6、輸出端，RCO是進位/借位輸出端。5、4位二進制同步可逆計數(shù)器74193減法計數(shù)101加法計數(shù)101預(yù)置數(shù)00清001工作狀態(tài)功能表管腳圖邏輯符號CR為清0LD為置數(shù)CPU為加法計數(shù)脈沖CPD為減法計數(shù)脈沖D0D3為置數(shù)端74LS193BOCO二）任意進制計數(shù)器的構(gòu)成現(xiàn)有N進制計數(shù)器構(gòu)成M進制計數(shù)器需多片N計數(shù)器需1片N計數(shù)器獲得任意制進計數(shù)器的兩種方法（a）置零法 （b）置數(shù)法多片N進制計數(shù)器組合組合構(gòu)成M進制計數(shù)和器，各片之間（各級之間）的連接方式可分為串行進位方式，并行進位方式，整體置數(shù)方式和整體置零方式。1、用74LS90構(gòu)成任意(M)進制的計數(shù)器0000000011000011110

7、000110011000101010101Q0Q1Q2Q31）當NM時,只需1片74LS902）當NM時,只需1片74LS290 0000000011000011110000110011000101010101Q0Q1Q2Q3如:16進制思考,如果要實現(xiàn)70進制,需要幾片290,如何連線?如何實現(xiàn)29進制？2）當NM時, 需多片74LS2903、用74160構(gòu)成任意(M)進制的計數(shù)器1）當時, MN時, 需多片74LS160用160實現(xiàn)六進制改進電路用置數(shù)法將74160接成六進制計數(shù)器（a）置入0000（b）置入1001圖(a)圖（b）用兩塊74LS160組成100進制計數(shù)器的連線圖例：試用兩

8、片同步十進制計數(shù)器74160接成29進制計數(shù)器Q0Q1Q2Q3Q4Q5整體置零方式電路的整體置數(shù)方式減法計數(shù)101加法計數(shù)101預(yù)置數(shù)00清001工作狀態(tài)功能表CR為清0LD為置數(shù)CPU為加法計數(shù)脈沖CPD為減法計數(shù)脈沖D0D3為置數(shù)端4、用74193構(gòu)成任意(M)進制的計數(shù)器整體置零方式如：設(shè)計十進制計數(shù)器取與非送到LD74LS193BOCO思考：如何用整體置零方式設(shè)計？三）集成計數(shù)器的應(yīng)用（1）同步級聯(lián)。例：用兩片4位二進制加法計數(shù)器74161采用同步級聯(lián)方式構(gòu)成的8位二進制同步加法計數(shù)器，模為1616=256。1計數(shù)器的級聯(lián)（2）異步級聯(lián) 例：用兩片74191采用異步級聯(lián)方式構(gòu)成8位二進

9、制異步可逆計數(shù)器。（3）用計數(shù)器的輸出端作進位/借位端有的集成計數(shù)器沒有進位/借位輸出端，這時可根據(jù)具體情況，用計數(shù)器的輸出信號Q3、Q2、Q1、Q0產(chǎn)生一個進位/借位。例：如用兩片74290采用異步級聯(lián)方式組成的二位8421BCD碼十進制加法計數(shù)器。 模為1010=1003組成分頻器前面提到，模N計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻率的1/N，因此可用模N計數(shù)器組成N分頻器。解： 因為32768=215，經(jīng)15級二分頻，就可獲得頻率為1Hz的脈沖信號。因此將四片74161級聯(lián)，從高位片（4）的Q2輸出即可。例 某石英晶體振蕩器輸出脈沖信號的頻率為32768Hz，用74161組成分頻器，

10、將其分頻為頻率為1Hz的脈沖信號。4組成序列信號發(fā)生器序列信號在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號。例：用74161及門電路構(gòu)成序列信號發(fā)生器。其中74161與G1構(gòu)成了一個模5計數(shù)器。 ，因此，這是一個01010序列信號發(fā)生器，序列長度P=5。 例 試用計數(shù)器74161和數(shù)據(jù)選擇器設(shè)計一個01100011序列發(fā)生器。 解：由于序列長度P=8，故將74161構(gòu)成模8計數(shù)器，并選用數(shù)據(jù)選擇器74151產(chǎn)生所需序列，從而得電路如圖所示。Q3 Q2 Q1Q05組成脈沖分配器寄存器移位寄存器集成數(shù)碼寄存器74LSl75 ：一、 數(shù)碼寄存器數(shù)碼寄存器存儲二進制數(shù)碼的時序電路組件74LS175的功

11、能:RD是異步清零控制端。D0D3是并行數(shù)據(jù)輸入端，CP為時鐘脈沖端。Q0Q3是并行數(shù)據(jù)輸出端。二、移位寄存器 移位寄存器不但可以寄存數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動1位。1單向移位寄存器 （1）右移寄存器（D觸發(fā)器組成的4位右移寄存器）右移寄存器的結(jié)構(gòu)特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼DI=1101，從高位到低位依次輸入。其狀態(tài)表如下：右移寄存器的時序圖： 由于右移寄存器移位的方向為DIQ0Q1Q2Q3，即由低位向高位移，所以又稱為上移寄存器。在4個移位脈沖作用下，輸入的4位串行數(shù)碼1101全部存入了

12、寄存器中。這種輸入方式稱為串行輸入方式。（2）左移寄存器左移寄存器的結(jié)構(gòu)特點：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。欲存入數(shù)碼1011，1011采用串行輸入，只有一個數(shù)據(jù)輸入端？解決的辦法：在 CP脈沖的作用下 ，依次送入數(shù)碼左移寄存器：先送高位，后送低位右移寄存器：先送低位，后送高位由于該電路為一左移寄存器，數(shù)碼輸入順序為：1011CPQ4 Q3 Q2 Q1欲存入數(shù)碼1011即D1D2D3D4= 101111(D1) 20(D2) 1(D1) 31(D3) 0(D2) 1(D1) 41(D4) 1(D3) 0(D2) 1(D1) 1011當S=1時，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實現(xiàn)右移操作；其中，DSR為右移串行輸入端，DSL為左移串行輸入端。當S=0時，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實現(xiàn)左移操作。 2 雙向移位寄存器 將右移寄存器和左移寄存器組合起來，并引入一控制端S便構(gòu)成既可左移又可右移的雙向移位寄存器。三、集成移位寄存器7419474194為四位雙向移位寄存器。Q0和Q3分別是左移和右移時的串行輸出端，Q0、Q1、Q2和Q3為并行輸出端。DSL 和DSR分別是左移和右移串行輸入。D0