1、【W(wǎng)ord版本下載可任意編輯】 Labview控制的FPGA實(shí)現(xiàn)SOPC數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案 2.2 USB芯片CY7C68013(FX2) 為了滿足對(duì)USB傳輸速度較高的需要，本設(shè)計(jì)選擇了Cypress公司內(nèi)置USB接口的微控制器芯片EZUSBFX2。FX2系列芯片獨(dú)特的構(gòu)造使其數(shù)據(jù)傳輸速度可達(dá)56Mbps，故可限度地滿足USB2.0的帶寬。此外，CY7C68013提供有一個(gè)串行接口引擎(SIE)，可負(fù)責(zé)大部分USB2.0協(xié)議的處理工作，從而大大減輕USB協(xié)議處理的工作量，并可提供4KB的FIFO，以保證數(shù)據(jù)高速傳輸?shù)男枰?。CY7C68013可配置成三種不同的接口模式：Ports、GPIF

2、Master和Slave FIFO。本項(xiàng)目采用Slave FIFO模式。在該模式下，外部邏輯或外部處理器直接連接到FX2的端點(diǎn)FIFO，因?yàn)橥獠窟壿嬁梢灾苯涌刂艶IFO，所以，F(xiàn)IFO的基本控制信號(hào)(標(biāo)志、片選、使能)均由FX2的引腳引出。其外部控制可以是同步，也可以是異步，可以使用內(nèi)部時(shí)鐘，也可以使用外部時(shí)鐘。 2.3 FPGA器件EPIC60240C6 FPGA (Field Programmable Gate Array)即現(xiàn)場(chǎng)可編程門陣列。本設(shè)計(jì)選用的是ALTERA公司的EPIC60240芯片，該芯片的工作電壓為1.5 V，存儲(chǔ)器密度可達(dá)5980個(gè)邏輯單元，它包含20個(gè)128x36位R

3、AM塊，總的RAM空間達(dá)92160位，此外還內(nèi)嵌了2個(gè)鎖相環(huán)電路和一個(gè)用于連接SDRAM的特定雙數(shù)據(jù)率接口，故可支持多種不同的IO標(biāo)準(zhǔn)。事實(shí)上，這里的FPGA除了可以直接編程以開展邏輯控制外，也可在此根底上構(gòu)建SOPC系統(tǒng)，以便使用軟、硬件協(xié)同方法，與SDRAM構(gòu)成一個(gè)大容量的FIFO來對(duì)SDRAM以及MD轉(zhuǎn)換器開展控制，同時(shí)完成與USB器件的協(xié)同工作。 2.4 SOPC及其設(shè)計(jì) SOPC (System on a Programmable Chip)即可編程片上系統(tǒng)。它可以由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；這種可編程系統(tǒng)具有靈活的設(shè)計(jì)方式，而且可裁減、可擴(kuò)大、可升級(jí)。本設(shè)計(jì)采用ALTER

4、A公司率先推出的SOPC解決方案，來將處理器、存儲(chǔ)、IO口等系統(tǒng)所需集成到一個(gè)FPGA器件上，并對(duì)其開展軟、硬件配置，從而實(shí)現(xiàn)對(duì)數(shù)據(jù)的采集、傳輸、顯示控制。圖3所示是其SOPC系統(tǒng)框圖。 3數(shù)據(jù)采集系統(tǒng)軟件設(shè)計(jì) 本系統(tǒng)軟件包括SOPC系統(tǒng)程序、USB固件程序、驅(qū)動(dòng)程序和應(yīng)用程序等4個(gè)方面的設(shè)計(jì)。其中SOPC系統(tǒng)程序和USB固件程序是整個(gè)程序設(shè)計(jì)的。 3.1 SOPC系統(tǒng)程序設(shè)計(jì) 基于QuartusII和Nios的SOPC設(shè)計(jì)流程如圖4所示。 本系統(tǒng)中的SOPC系統(tǒng)軟件設(shè)計(jì)是指在FPGA中配置ALTERA公司NiosII嵌入式處理器的硬件環(huán)境。其中NiosII處理器的配置可基于QuartusII

5、，它是ALTERA公司的大規(guī)模FPGACPLD開發(fā)工具。為了開展Nios處理器的開發(fā)，通常要在Quartus里裝入NiosII的軟硬件開發(fā)工具，同時(shí)在提供的開發(fā)包中使用軟件SOPC Builder開發(fā)工具加載NiosII核和外圍接口，并定義相應(yīng)的指令，然后對(duì)系統(tǒng)開展綜合后，再到FPGA中，就可以完成特定功能的處理器設(shè)計(jì)。 3.2 USB固件程序設(shè)計(jì) CY68013芯片的固件程序主要負(fù)責(zé)處理PC機(jī)發(fā)來的各種USB設(shè)備請(qǐng)求，并與外圍電路開展數(shù)據(jù)傳輸。CYPRESS公司提供的固件程序框架中的兩個(gè)程序分別是FW.C和PERIPH.C。其中FW.C是固件運(yùn)行的主程序文件，負(fù)責(zé)處理各種USB設(shè)備請(qǐng)求，包含

6、程序框架的MAIN函數(shù)，它可管理整個(gè)51內(nèi)核的運(yùn)行。而對(duì)于PERIPH.C，則必須將PERIPH.C實(shí)例化，以實(shí)現(xiàn)所需的功能。固件程序中重要的是TD_init()和TD_poll()兩個(gè)函數(shù)。TD_Init函數(shù)負(fù)責(zé)對(duì)CY7C68013的初始化，它一般在固件運(yùn)行開始時(shí)調(diào)用；TD_poll函數(shù)是數(shù)據(jù)采集的執(zhí)行子程序，它首先判斷內(nèi)部端點(diǎn)6的緩沖區(qū)和外部FIFO緩沖器是否非空，如滿足條件，則啟動(dòng)AD轉(zhuǎn)換，并根據(jù)USB設(shè)備工作在高速和全速的不同來設(shè)置不同的傳輸計(jì)數(shù)。本設(shè)計(jì)中將接收數(shù)據(jù)端點(diǎn)6設(shè)為SLAVE FIFO模式，并使用AUTO IN模式來接收FPGA發(fā)來的數(shù)據(jù)，數(shù)據(jù)流由外部FIFO控制器控制，并直

7、接傳人端點(diǎn)6的FIFO，以等待主機(jī)提取。這里，CY7C68013僅作為數(shù)據(jù)通道，CPU不參與此過程。因此，只需在固件的初始化程序中配置好端點(diǎn)6的SLAVE FIFO接口模式，剩下的傳輸控制和其它的工作則可由FPGA來完成。以下是針對(duì)本設(shè)計(jì)的部分固件程序： Void TD_Poll(void)在設(shè)備運(yùn)行時(shí)反復(fù)被調(diào)用，主要完成外部FIFO狀態(tài)檢測(cè)和數(shù)據(jù)傳輸 3.3 USB驅(qū)動(dòng)程序設(shè)計(jì) Windows下的USB驅(qū)動(dòng)程序通常由3部分組成：USB設(shè)備驅(qū)動(dòng)程序、USB總線驅(qū)動(dòng)程序和USB主控制器驅(qū)動(dòng)程序。其中，Windows操作系統(tǒng)已經(jīng)提供了處于驅(qū)動(dòng)程序棧底的USB總線驅(qū)動(dòng)程序和USB主控制器驅(qū)動(dòng)程序。而

8、USB設(shè)備驅(qū)動(dòng)程序則要由設(shè)備開發(fā)者編寫。它應(yīng)能通過向USB總線驅(qū)動(dòng)程序發(fā)送包含URB(USB Request Block)的IRP(IO Request Packet)來實(shí)現(xiàn)USB外設(shè)之間的信息交換。本設(shè)計(jì)采用Jungo公司的Win Driver開展驅(qū)動(dòng)程序開發(fā)，并根據(jù)Win Driver提供的驅(qū)動(dòng)向?qū)Ш陀脩粜枰瑏碜詣?dòng)生成代碼框架，從而簡(jiǎn)化驅(qū)動(dòng)程序的開發(fā)。 3.4應(yīng)用程序設(shè)計(jì) 本設(shè)計(jì)采用NI公司的虛擬儀器(VI)開發(fā)平臺(tái)Labview來開展應(yīng)用程序的設(shè)計(jì)。VI包括三部分：前面板、框圖程序和圖標(biāo)連接器。其中前面板用于設(shè)置輸入數(shù)值和觀察輸出量。每一個(gè)前面板都對(duì)應(yīng)著一段框圖程序?？驁D程序可用Labview圖形編程語言G語言來編寫。圖標(biāo)連接器是子VI可被其它調(diào)用的接口。圖標(biāo)是子VI在其它程序框圖中被調(diào)用的節(jié)點(diǎn)