實(shí)用標(biāo)準(zhǔn)文案南昌大學(xué)驗(yàn)報(bào)告學(xué)生姓名：蔡斌學(xué)號(hào)：6100208099專業(yè)班級(jí)：電子83班實(shí)驗(yàn)類型:

□驗(yàn)證□綜□設(shè)計(jì)□創(chuàng)新

實(shí)驗(yàn)日期2010.10.14實(shí)驗(yàn)成績(jī)：實(shí)驗(yàn)一一位二進(jìn)制全減器設(shè)計(jì)一、實(shí)目的（1）掌握QuartusII的VHDL文本設(shè)計(jì)的全過程；熟練和掌握EDA設(shè)計(jì)流程熟悉簡(jiǎn)單組合電路的設(shè)計(jì)掌握系統(tǒng)仿真學(xué)會(huì)分析硬件測(cè)試結(jié)果。二、實(shí)內(nèi)容與求用文本方法實(shí)現(xiàn)半減器再利用半減器完成全減器的設(shè)計(jì)熟悉層次設(shè)計(jì)概念；給出此項(xiàng)設(shè)計(jì)的仿真波形；用發(fā)光管指示顯示結(jié)果。三、設(shè)原理（1）半減器真值表：XYDiffS_out0000010110001100(表中Diff表示本位向高位的借位，表示本位）（2）全減器真值表：ainbinSub_indiffrSub_out0000000111010110110110010101001100011111（表中Sub_in表示低位向本位的借位，表示本位輸出，表示本位向高位借位）四、實(shí)程序精彩文檔

實(shí)用標(biāo)準(zhǔn)文案（1）對(duì)半減器進(jìn)行描述：(獨(dú)立編寫libraryieee;useieee.std_logic_1164.all;entityh_suberisport(x,y:instd_logic;diff,s_out:outstd_logic);endentityh_suber;architectureoneofh_suberisbegindiff<=xxory;s_out<=(notx)andy;endarchitectureone;（2）對(duì)全減器進(jìn)行原理圖編輯：五、實(shí)步驟1.建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件（1）打開QuartusII，按提示在盤下建立一個(gè)工程文件夾；（2）建立新的VHDL文件，再打開的頁(yè)面下輸入半減器描述語言。2.編譯過程（1入完程序之后選保存processing—analyzecurrentfiles進(jìn)行語法檢查和分析。（2）逐個(gè)編譯無錯(cuò)之后進(jìn)行全程編譯—start—compilation。3.系統(tǒng)仿真（1）建立新的波形文件（2）在波形編輯器窗口添加節(jié)點(diǎn)（3）通過Edit->EndTime來設(shè)定仿真結(jié)束時(shí)間（4）點(diǎn)擊save保存（5）通過Tools下的SimulatorTools項(xiàng)進(jìn)行仿真，然后觀察輸出波形。4.引腳鎖定（1）通過Assignment->AssignmentEditor->Pin查找到所有的引腳（2）選擇各個(gè)輸入輸出信號(hào)來鎖定到不同引腳，進(jìn)行全程編譯。5.編程下載（1）選擇Tools->Programmer菜單，點(diǎn)擊Setup窗口完成硬件設(shè)精彩文檔

實(shí)用標(biāo)準(zhǔn)文案置（2）點(diǎn)擊Start開始編程下載六、仿波形分引腳的鎖定：ain鎖定為引腳53bin鎖定為引腳4，Sub_in鎖定為引腳56Sub_out鎖定為引腳167，diffr鎖定為引腳168。七、實(shí)結(jié)果由編程下載之后實(shí)驗(yàn)箱上顯示的數(shù)據(jù)與波形圖完全一致，符合全減器真值表。八、實(shí)體會(huì)通過本實(shí)驗(yàn)最先設(shè)計(jì)一位全減器的時(shí)候又熟悉了以前學(xué)過的數(shù)字電路邏輯設(shè)計(jì)相關(guān)知識(shí)試驗(yàn)中主要出現(xiàn)的問題就是波形仿真時(shí)出現(xiàn)毛刺經(jīng)過老師的指導(dǎo)，讓三個(gè)輸入盡量不在同一時(shí)間或相隔較近時(shí)間內(nèi)改變，就解決了這個(gè)問題。另外就是在編輯原理圖的時(shí)候，把自己編的半減器生成邏輯器件這兒出現(xiàn)