計(jì)算機(jī)電路基礎(chǔ)復(fù)習(xí)題計(jì)算機(jī)電路基礎(chǔ)復(fù)習(xí)題計(jì)算機(jī)電路基礎(chǔ)復(fù)習(xí)題資料僅供參考文件編號(hào)：2022年4月計(jì)算機(jī)電路基礎(chǔ)復(fù)習(xí)題版本號(hào)：A修改號(hào)：1頁(yè)次：1.0審核：批準(zhǔn):發(fā)布日期：1、對(duì)于某一支路電流的參考方向。A.可以任意設(shè)定 B.必須與電流實(shí)際方向一致 C.要根據(jù)其它電流參考方向設(shè)定 D.只能按順時(shí)針方向設(shè)定2、如圖，已知E=5V，R=10Ω，I=1A，則電壓U=（）V。A、15B、5C、—5D、103、穩(wěn)壓二極管是利用PN結(jié)的特性，來實(shí)現(xiàn)穩(wěn)定電壓作用的。A.正向?qū)? B.反向截止 C.反向擊穿 D.溫度特性4、三極管當(dāng)發(fā)射結(jié)和集電結(jié)都正偏時(shí)工作于（）狀態(tài)。A.放大B.截止C.飽和D.無法確定下圖所示為三極管的輸出特性。該管在UCE=6V，IC=3mA處電流放大倍數(shù)β為。A、60B、80C、100當(dāng)晶體三極管的發(fā)射結(jié)和集電結(jié)都反偏時(shí)，則晶體三極管的集電極電流將A、增大B、減少C、反向D、幾乎為零對(duì)放大電路中的三極管進(jìn)行測(cè)量，各極對(duì)地電壓分別為UB=，UE=2V，UC=6V，則該管工作在。A、放大區(qū)B、飽和區(qū)C、截止區(qū)D、無法確定某單管共射放大電路在處于放大狀態(tài)時(shí)，三個(gè)電極A、B、C對(duì)地的電位分別是UA=，UB=3V，UC=0V，則此三極管一定是A、PNP硅管B、NPN硅管C、PNP鍺管D、NPN鍺管電路如圖所示，該管工作在。A、放大區(qū)B、飽和區(qū)C、截止區(qū)D、無法確定測(cè)得三極管IB=30μA時(shí)，IC=；IB=40μA時(shí)，IC=1mA，則該管的交流電流放大系數(shù)為。A、80B、60C、75D、100用直流電壓表測(cè)得放大電路中某晶體管電極1、2、3的電位各為V1=2V，V2=6V，V3=，則。A、1為e2為b3為cB、1為e3為b2為cC、2為e1為b3為cD、3為e1為b2為c晶體管共發(fā)射極輸出特性常用一族曲線表示，其中每一條曲線對(duì)應(yīng)一個(gè)特定的。A、iCB、uCEC、iBD、iE16、(2-1，低)某晶體管的發(fā)射極電流等于1mA，基極電流等于20μA，則它的集電極電流等于A、mAB、mAC、mAD、mA三極管各個(gè)極的電位如下，處于放大狀態(tài)的三極管是。A、VB=V，VE=0V，VC=VB、VB=-V，VE=-V，VC=-4VC、VB=-3V，VE=0V，VC=6VD、VB=V，VE=2V，VC=2V某放大器由三級(jí)組成，已知每級(jí)電壓放大倍數(shù)為KV，則總放大倍數(shù)為。A、3KVB、（KV）3C、（KV）3/3D一個(gè)三級(jí)放大器，各級(jí)放大電路的輸入阻抗分別為Ri1=1MΩ，Ri2=100KΩ，Ri3=200KΩ，則此多級(jí)放大電路的輸入阻抗為。A、1MΩB、100KΩC、200KΩD、Ω選用差分放大電路的原因是。A、克服溫漂B、提高輸入電阻C、穩(wěn)定放大倍數(shù)D、提高放大倍數(shù)差動(dòng)放大器抑制零點(diǎn)漂移的效果取決于。A、兩個(gè)晶體管的靜態(tài)工作點(diǎn)B、兩個(gè)晶體管的對(duì)稱程度C、各個(gè)晶體管的零點(diǎn)漂移D、兩個(gè)晶體管的放大倍數(shù)38差動(dòng)放大電路的作用是。A、放大差模B、放大共模C、抑制共模D、抑制共模，又放大差模差動(dòng)放大電路中當(dāng)UI1=300mV，UI2=-200mV，分解為共模輸入信號(hào)UIC=dmV，差模輸入信號(hào)UID=amV。A、500B、100C、250D、50多級(jí)放大器前級(jí)輸出電阻，可看成后級(jí)的。A、信號(hào)源內(nèi)阻B、輸入電阻C、電壓負(fù)載D、電流負(fù)載在輸入量不變的情況下,若引入的是負(fù)反饋,則以下說法正確的是。A、輸入電阻增大B、輸出量增大C、凈輸入量增大D、凈輸入量減小48、(2-3，低)為了實(shí)現(xiàn)穩(wěn)定靜態(tài)工作點(diǎn)的目的，應(yīng)采用。A、交流正反饋B、交流負(fù)反饋C、直流正反饋D、直流負(fù)反饋關(guān)于理想運(yùn)算放大器的錯(cuò)誤敘述是（）。輸入阻抗為零，輸出阻抗也為零；B．輸入信號(hào)為零時(shí)，輸出處于零電位；C．頻帶寬度從零到無窮大；D．開環(huán)電壓放大倍數(shù)無窮大在差動(dòng)電路中，若單端輸入的差模輸入電壓為20V，則其共模輸入電壓為（）。A.40VB.20VC.10VD.5V1、理想運(yùn)放的兩個(gè)重要結(jié)論是（

）

A

虛斷VI+=VI-，虛短i

I+=iI-

B

虛斷VI+=VI-=0，i

I+=iI-=0

C虛斷VI+=VI-=0，虛短i

I+=iI-

D

虛斷i

I+=iI-=0，虛短VI+=VI-

2、對(duì)于運(yùn)算關(guān)系為V0=10VI的運(yùn)算放大電路是（

）

A

反相比例運(yùn)算電路

B

同相比例運(yùn)算電路

C

電壓跟隨器

D

加法運(yùn)算電路

3、電壓跟隨器，其輸出電壓為V0=1，則輸入電壓為（

）

A

VI

B

-

VI

C

1

D

-1同相輸入電路，R1=10K,Rf=100K，輸入電壓VI為10mv，輸出電壓V0為（）A-100mvB100mvC10mvD-10mv5、加法器，R1=Rf=R2=R3=10K,輸入電壓V1=10mv，V2=20mv，V3=30mv，則輸出電壓為（）A60mvB100mvC10mvD-60mv6、反相輸入電路，R1=10K,Rf=100K，則放大倍數(shù)AVf為（）A10B100C-10D-100電流并聯(lián)負(fù)反饋可以使輸入電阻（

）輸出電阻（

）

A

增大，減小

B

增大，增大

C

減小，減小

D

減小，增大如圖1-2所示的電路中，A點(diǎn)電位為多少（A）6V（B）0V（C）3V（D）-6V試回答在下列幾種情況下，應(yīng)分別采用哪種類型的濾波電路1.有用信號(hào)頻率為10Hz。（）

2.有用信號(hào)頻率低于1000Hz。（）

3.希望抑制50Hz交流電源的干擾。（）

4.希望抑制2kHz以下的信號(hào)。（）（從a.低通,b.高通,c.帶通,d.帶阻四種濾波電路名稱中選擇一種填寫在各小題后的括號(hào)中）

1．使用差動(dòng)放大電路的目的是為了提高（）。A輸入電阻B電壓放大倍數(shù)C抑制零點(diǎn)漂移能力D電流放大倍數(shù)2．差動(dòng)放大器抑制零點(diǎn)漂移的效果取決于（）。A兩個(gè)晶體管的靜態(tài)工作點(diǎn)B兩個(gè)晶體管的對(duì)稱程度C各個(gè)晶體管的零點(diǎn)漂移D兩個(gè)晶體管的放大倍數(shù)3．差模輸入信號(hào)是兩個(gè)輸入信號(hào)的（），共模輸入信號(hào)是兩個(gè)輸入信號(hào)的（）。A和B差C比值D平均值4．電路的差模放大倍數(shù)越大表示（），共模抑制比越大表示（）。A有用信號(hào)的放大倍數(shù)越大B共模信號(hào)的放大倍數(shù)越大C抑制共模信號(hào)和溫漂的能力越強(qiáng)5．差動(dòng)放大電路的作用是（）。A放大差模B放大共模C抑制共模D抑制共模，又放大差模6．差動(dòng)放大電路由雙端輸入變?yōu)閱味溯斎?，差模電壓增益是（）。A增加一倍B為雙端輸入的1/2C不變D不定7．差動(dòng)放大電路中當(dāng)UI1=300mV，UI2=-200mV，分解為共模輸入信號(hào)UIC=（）mV，差模輸入信號(hào)UID=（）mV。A500B100C250D508．在相同條件下，阻容耦合放大電路的零點(diǎn)漂移（）。A比直接耦合電路大B比直接耦合電路小C與直接耦合電路相同9．差動(dòng)放大電路由雙端輸出改為單端輸出，共模抑制比KCMRR減小的原因是（）。AAUD不變，AUC增大BAUD減小，AUC不變CAUD減小，AUC增大DAUD增大，AUC減小1．直流放大器中的級(jí)間耦合通常采用（C）（A）阻容耦合（B）變壓器耦合（C）直接耦合（D）電感抽頭耦合2．差分放大電路的作用是（A）（A）放大差模信號(hào)，抑制共模信號(hào)（B）放大共模信號(hào)，抑制差模信號(hào)（C）放大差模信號(hào)和共模信號(hào)(D)差模信號(hào)和共模信號(hào)都不放大3．集成運(yùn)放輸入級(jí)一般采用的電路是（A）（A）差分放大電路（B）射極輸出電路（C）共基極電路（D）電流串聯(lián)負(fù)反饋電路4．典型差動(dòng)放大電路的射極電阻Re對(duì)（）有抑制作用。（A）差模信號(hào)（B）共模信號(hào)（C）差模信號(hào)與共模信號(hào)（D）差模信號(hào)與共模信號(hào)都沒有5．集成運(yùn)放有（C）。（A）一個(gè)輸入端、一個(gè)輸出端（B）一個(gè)輸入端、二個(gè)輸出端（C）二個(gè)輸入端、一個(gè)輸出端（D）二個(gè)輸入端、二個(gè)輸出端6．電路如圖所示，這是一個(gè)（C）差動(dòng)放大電路。（A）雙端輸入、雙端輸出（B）雙端輸入、單端輸出（C）單端輸入、雙端輸出（D）單端輸入、單端輸出1、十進(jìn)制數(shù)1000對(duì)應(yīng)二進(jìn)制數(shù)為______，對(duì)應(yīng)十六進(jìn)制數(shù)為______。

A：①

10

②

00

③

00

④

10

B：①

3C8

②

3D8

③

3E8

④

3F8

2、十進(jìn)制小數(shù)為對(duì)應(yīng)的二進(jìn)制數(shù)為______，對(duì)應(yīng)的十六進(jìn)制數(shù)為______。

A：①

②

③

④

B：①

②

③

④

3、二進(jìn)制的1000001相當(dāng)十進(jìn)制的______，二進(jìn)制的可以表示為______。

A：①

62

②

63

③

64

④

65

B：①

23+2–3

②

22+2–2

③

23+2–2

④

22+2–3

4、

十進(jìn)制的100相當(dāng)于二進(jìn)制______。

①

1000000

②

1100000

③

1100100

④

1101000

5、八進(jìn)制的100化為十進(jìn)制為______，十六進(jìn)制的100化為十進(jìn)制為______。

A：①

80

②

72

③

64

④

56

B：①

160

②

180

③

230

④

256

6、在答案群所給出的關(guān)系式中正確的為______，在給出的等式中不正確的為______。

A：①

<

②

>

③

>

④

<

B：①

=

②

=

③

=

④

=

7、十六進(jìn)制數(shù)相當(dāng)十進(jìn)制數(shù)______。

A：①

②

③

④

8、2005年可以表示為______

年；而37308年是指______

年。A：①

7C5H

②

6C5H

③

7D5H

④

5D5H

B：①

200010

②

200210

③

200610

④

200810

9、二進(jìn)制數(shù)可以表示為______；將其轉(zhuǎn)換成八進(jìn)制數(shù)為______；將其轉(zhuǎn)換成十六進(jìn)制數(shù)為______。

A：①

25+2–5

②

24+2–4

③

25+2–4

④

24+2–5

B：①

②

③

④

C：①

②

③

④

10、

對(duì)于不同數(shù)制之間關(guān)系的描述，正確的描述為______。

①

任意的二進(jìn)制有限小數(shù)，必定也是十進(jìn)制有限小數(shù)。

②

任意的八進(jìn)制有限小數(shù)，未必也是二進(jìn)制有限小數(shù)。

③

任意的十六進(jìn)制有限小數(shù)，不一定是十進(jìn)制有限小數(shù)。

④

任意的十進(jìn)制有限小數(shù)，必然也是八進(jìn)制有限小數(shù)。

11、二進(jìn)制整數(shù)11轉(zhuǎn)換為十進(jìn)制數(shù)為______，二進(jìn)制小數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)為______。

A：①

1021

②

1023

③

1024

④

1027

B：①

②

③

④

12、

十進(jìn)制的相當(dāng)十六進(jìn)制的______，十六進(jìn)制的相當(dāng)十進(jìn)制的______。將二進(jìn)制的表示為十六進(jìn)制為______，將十六進(jìn)制的表示為二進(jìn)制為______。

A：①

②

③

④

B：①

②

③

④

C：①

②

0.9C1

③

0.9C4

④

0.9C8

D：①

28+2–8

②

28+2–9

③

28+2–10

④

28+2–12

一、選擇題（每題5分，共10題，總分50分）1、組合邏輯電路產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的可能情況是個(gè)信號(hào)同時(shí)由0→1B.2個(gè)信號(hào)同時(shí)由1→0C.1個(gè)信號(hào)為0，另1個(gè)由0→1D.1個(gè)信號(hào)為0→1，另1個(gè)由1→02、若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為A.5B、6C、10D、503、一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。.2C、一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（）個(gè)A、8B、2C、3D、45、在下列邏輯電路中，不是組合邏輯電路的有（）。A、譯碼器B、編碼器C、全加器D、寄存器6、101鍵盤的編碼器輸出（）位二進(jìn)制代碼A.B.6C.7D.87、以下電路中，加以適當(dāng)輔助門電路，（）適于實(shí)現(xiàn)單輸出組合邏輯電路A.二進(jìn)制譯碼器B、加法器C、數(shù)值比較器D、七段顯示譯碼器8、組合邏輯電路在電路結(jié)構(gòu)上的特點(diǎn)下列不正確的是（）A、在結(jié)構(gòu)上只能由各種門電路組成B、電路中不包含記憶（存儲(chǔ)）元件<C、有輸入到輸出的通路D、有輸出到輸入的反饋回路9、n個(gè)變量可以構(gòu)成（）個(gè)最小項(xiàng)。A、nB、2C、2^nD、2^n-110、標(biāo)準(zhǔn)與或式是由（）構(gòu)成的邏輯表達(dá)式。A、與項(xiàng)相或B、最小項(xiàng)相或C、最大項(xiàng)相與D、或項(xiàng)相與1．下列表達(dá)式中不存在競(jìng)爭(zhēng)冒險(xiǎn)的有。=+AB=AB+C=AB+AB=(A+)A2．若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為位。.63.一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有個(gè)。.24.下列各函數(shù)等式中無冒險(xiǎn)現(xiàn)象的函數(shù)式有。A.B.C.D.E.5．函數(shù)，當(dāng)變量的取值為時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。=C=1=C=0C.6．四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y=。A.B.C.D.7.一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有個(gè)。.28．在下列邏輯電路中，不是組合邏輯電路的有。A.譯碼器B.編碼器C.全加器D.寄存器9．八路數(shù)據(jù)分配器，其地址輸入端有個(gè)。.210．組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有。修改邏輯設(shè)計(jì)B.在輸出端接入濾波電容C.后級(jí)加緩沖電路D.屏蔽輸入信號(hào)的尖峰干擾11．101鍵盤的編碼器輸出位二進(jìn)制代碼。.612．用三線-八線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng)。A.=1，=D，=0B.=1，=D，=DC.=1，=0，=DD.=D，=0，=013．以下電路中，加以適當(dāng)輔助門電路，適于實(shí)現(xiàn)單輸出組合邏輯電路。A.二進(jìn)制譯碼器B.數(shù)據(jù)選擇器C.數(shù)值比較器D.七段顯示譯碼器14．用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使。=D2=0，D1=D3=1=D2=1，D1=D3=0=D1=0，D2=D3=1=D1=1，D2=D3=015．用三線-八線譯碼器74LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)Y=，應(yīng)。A.用與非門，Y=B.用與門，Y=C.用或門，Y=D.用或門，Y=個(gè)觸發(fā)器可以構(gòu)成能寄存位二進(jìn)制數(shù)碼的寄存器。+12．在下列觸發(fā)器中，沒有約束條件的是。A.主從JKB.主從DC.同步RSD.邊沿D3．一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有個(gè)穩(wěn)態(tài)。.14．存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。.35．對(duì)于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=。.1C6．對(duì)于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=。.1C7．對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=。.1C8．對(duì)于JK觸發(fā)器，若J=K，則可完成觸發(fā)器的邏輯功能。ˊ9．欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸端。=K=0=Q,K==,K=Q=Q,K=010．欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸端。=K=1=Q,K==,K=Q=Q,K=111．欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端。=K=1=Q,K=Q=Q,K=1=0,K=112．欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端。=K=1=1,K=0C.J=K=13．欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D=。.1C14．下列觸發(fā)器中，克服了空翻現(xiàn)象的有。A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器15．下列觸發(fā)器中，沒有約束條件的是。A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器16．描述觸發(fā)器的邏輯功能的方法有。A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖17．為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使。=D,K=B.K=D,J==K=D=K=18.邊沿式D觸發(fā)器是一種穩(wěn)態(tài)電路。A.無B.單C.雙D.多1．同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是。A.工作速度高B.觸發(fā)器利用率高C.電路簡(jiǎn)單D.不受時(shí)鐘CP控制。2．把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到進(jìn)制計(jì)數(shù)器。.5C3．下列邏輯電路中為時(shí)序邏輯電路的是。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器4.N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為的計(jì)數(shù)器。5.N個(gè)觸發(fā)器可以構(gòu)成能寄存位二進(jìn)制數(shù)碼的寄存器。+16．五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為。.10C7．同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者。A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)8．一位8421BCD碼計(jì)數(shù)器至少需要個(gè)觸發(fā)器。.4C9.欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用級(jí)觸發(fā)器。.3C10．8位移位寄存器，串行輸入時(shí)經(jīng)個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。.2C11．用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，則最少需要個(gè)觸發(fā)器。.6C12．某電視機(jī)水平-垂直掃描發(fā)生器需要一個(gè)分頻器將31500HZ的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要個(gè)觸發(fā)器。.60C13．某移位寄存器的時(shí)鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要時(shí)間。μSμSμS14.若用JK觸發(fā)器來實(shí)現(xiàn)特性方程為，則JK端的方程為。=AB，K==AB，K==，K=AB=，K=AB15．要產(chǎn)生10個(gè)順序脈沖，若用四位雙向移位寄存器CT74LS194來實(shí)現(xiàn)，需要片。.4C16．若要設(shè)計(jì)一個(gè)脈沖序列為10的序列脈沖發(fā)生器，應(yīng)選用個(gè)觸發(fā)器。.3C10．組合邏輯電路中的冒險(xiǎn)是由于引起的。A．電路未達(dá)到最簡(jiǎn)B．電路有多個(gè)輸出C．電路中的時(shí)延D．邏輯門類型不同11．用取樣法消除兩級(jí)與非門電路中可能出現(xiàn)的冒險(xiǎn)，以下說法哪一種是正確并優(yōu)先考慮的A．在輸出級(jí)加正取樣脈沖B．在輸入級(jí)加正取樣脈沖C．在輸出級(jí)加負(fù)取樣脈沖D．在輸入級(jí)加負(fù)取樣脈沖12．當(dāng)二輸入與非門輸入為變化時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。A．01→10B．00→10C．10→11D．11→0113．譯碼器74HC138的使能端取值為時(shí)，處于允許譯碼狀態(tài)。A．011B．100C14．?dāng)?shù)據(jù)分配器和有著相同的基本電路結(jié)構(gòu)形式。A．加法器B．編碼器C．?dāng)?shù)據(jù)選擇器D．譯碼器15．在二進(jìn)制譯碼器中，若輸入有4位代碼，則輸出有個(gè)信號(hào)。A．2B．4C．8D．1616．比較兩位二進(jìn)制數(shù)A=A1A0和B=B1B0，當(dāng)A＞B時(shí)輸出F=1，則F。A．B．C．D．17．集成4位數(shù)值比較器74LS85級(jí)聯(lián)輸入IA＜B、IA=B、IA＞B分別接001，當(dāng)輸入二個(gè)相等的4位數(shù)據(jù)時(shí)，輸出FA＜B、FA=B、FA＞B分別為。A．010B．001C18．實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相乘的組合電路，應(yīng)有個(gè)輸出函數(shù)。A．8B．9C．10D．19．設(shè)計(jì)一個(gè)四位二進(jìn)制碼的奇偶位發(fā)生器（假定采用偶檢驗(yàn)碼），需要個(gè)異或門。A．2B．3C．420．在圖中，能實(shí)現(xiàn)函數(shù)的電路為。（a）（b）（c）圖A．電路（a）B．電路（b）C．電路（c）D．都不是1．DRAM2164（64K×1）外部引腳有（）。條地址線、2條數(shù)據(jù)線條地址線、1條數(shù)據(jù)線條地址線、1條數(shù)據(jù)線條地址線、2條數(shù)據(jù)線分析：從芯片容量（64K×1B）來看，有64K個(gè)編址單元，應(yīng)有16條地址線（216=64K）。但DRAM芯片集成度高、容量大、引腳數(shù)量不夠，一般輸入地址線采用分時(shí)復(fù)用鎖存方式，即將地址信號(hào)分成二組、共用一組線，分兩次送入片內(nèi)。而2164卻有二條數(shù)據(jù)線，一條作為輸入，一條作為輸出。答案：D2．8086能尋址內(nèi)存貯器的最大地址范圍為（）。分析：8086有20條地址總線A0～A19，它可以表示220=1M個(gè)不同的狀態(tài)。答案：C3．若用1K×4的芯片組成2K×8的RAM，需要（）片。片片片片分析：2片（1K×4）一組構(gòu)成1K×8的RAM，