第3章地址譯碼技術(shù)及存儲(chǔ)器接口3.1I/O端口編址方式3.2

I/O端口地址譯碼3.3半導(dǎo)體存儲(chǔ)器接口第3章地址譯碼技術(shù)及存儲(chǔ)器接口3.1學(xué)習(xí)目的通過(guò)對(duì)本章的學(xué)習(xí)，您應(yīng)該能夠達(dá)到下列要求：

描述端口的編址方式

說(shuō)明端口地址譯碼的作用端口地址譯碼電路的設(shè)計(jì)

重點(diǎn)與難點(diǎn)存儲(chǔ)器地址譯碼電路的設(shè)計(jì)學(xué)習(xí)目的通過(guò)對(duì)本章的學(xué)習(xí)，您應(yīng)該能夠達(dá)到下列要求：3.1I/O端口3.1.1.概述I/O端口:是微處理器與輸入輸出設(shè)備直接通信的寄存器或某些特定的器件。一個(gè)接口可以有多個(gè)端口，如命令端口、狀態(tài)端口和數(shù)據(jù)端口等。I/O操作:CPU對(duì)I/O接口電路(與設(shè)備相關(guān))的操作.不是訪問(wèn)I/O設(shè)備.3.1I/O端口3.1.1.概述計(jì)算機(jī)給接口電路中的每個(gè)寄存器分配一個(gè)端口，因此,CPU在訪問(wèn)這些寄存器時(shí)，只需指明它們的端口，不需指出是什么寄存器。

CPU對(duì)數(shù)據(jù)端口進(jìn)行一次讀或?qū)懖僮?，也就是與該接口連接的外設(shè)進(jìn)行一次數(shù)據(jù)傳輸CPU對(duì)狀態(tài)端口進(jìn)行一次讀操作，就可以獲得外設(shè)或接口自身的狀態(tài)代碼CPU把若干位控制代碼寫入控制端口，則意味著對(duì)該接口或外設(shè)發(fā)出一個(gè)控制命令，要求該接口或外設(shè)按規(guī)定的要求工作計(jì)算機(jī)給接口電路中的每個(gè)寄存器分配一個(gè)端口，因此,CPU在訪3.1I/O端口3.2.2.端口編址方式

CPU尋址外設(shè)有兩種方式：端口地址和存儲(chǔ)器地址統(tǒng)一編址，也稱存儲(chǔ)器映射方式I/O端口地址和存儲(chǔ)器地址分開(kāi)獨(dú)立編址，也稱I/O映射方式3.1I/O端口3.2.2.端口編址方式統(tǒng)一編址方式從存儲(chǔ)器空間劃出一部分地址空間給I/O設(shè)備，把I/O接口中的端口當(dāng)作存儲(chǔ)器單元一樣進(jìn)行訪問(wèn)，不設(shè)置專門的I/O指令優(yōu)點(diǎn)：訪問(wèn)I/O端口可實(shí)現(xiàn)輸入/輸出操作，還可以對(duì)端口內(nèi)容進(jìn)行算術(shù)邏輯運(yùn)算、移位等等；能給端口有較大的編址空間，這對(duì)大型控制系統(tǒng)和數(shù)據(jù)通信系統(tǒng)是很有意義的；缺點(diǎn)：端口占用了存儲(chǔ)器的地址空間，使存儲(chǔ)器容量減??；指令長(zhǎng)度比專門I/O指令要長(zhǎng)，因而執(zhí)行速度較慢；統(tǒng)一編址方式從存儲(chǔ)器空間劃出一部分地址空間給I/O設(shè)備，把I獨(dú)立編址方式I/O端口地址空間和存儲(chǔ)器地址空間是獨(dú)立的、分開(kāi)的，即I/O端口地址不占用存儲(chǔ)器地址空間。優(yōu)點(diǎn)I/O端口地址不占用存儲(chǔ)器空間；使用專門的I/O指令對(duì)端口進(jìn)行操作，I/O指令短、執(zhí)行速度快；并且由于專門I/O指令與存儲(chǔ)器訪問(wèn)指令有明顯的區(qū)別，使程序中I/O操作和存儲(chǔ)器操作層次清晰，程序的可讀性強(qiáng)。

缺點(diǎn)這種編址方式中，微處理器對(duì)存儲(chǔ)器及I/O端口是采用不同的控制線進(jìn)行選擇的，因而接口電路比較復(fù)雜。獨(dú)立編址方式I/O端口地址空間和存儲(chǔ)器地址空間是獨(dú)立的、分開(kāi)3.1.3I/O端口訪問(wèn)指令80x86CPU構(gòu)成的計(jì)算機(jī)，其CPU外圍接口芯片及I/O接口部件皆采用獨(dú)立編址方式，采用IN和OUT指令實(shí)現(xiàn)數(shù)據(jù)的輸入和輸出操作。1）8086/8088采用I/O端口與累加器傳送數(shù)據(jù)。若端口地址在

0～FFH范圍內(nèi),則用直接尋址INAL，端口地址（輸入）OUT端口地址，AL（輸出）執(zhí)行的操作為：(AL)<—(PORT)（字節(jié)操作）(AX)<—(PORT+1，PORT)（字操作）

如：INAL,20HOUT80H,AXOUT84H,AL65F30200外設(shè)000000FFFFFF0100KOU1KOU2KOU311223344KOU100KOU10111323201內(nèi)存00000FFFFF3.1.3I/O端口訪問(wèn)指令80x86CPU構(gòu)成的計(jì)算機(jī)3.1.3I/O端口訪問(wèn)指令若端口地址在

0100～FFFFH范圍內(nèi)，則用DX間接尋址:

MOVDX,端口地址INAL,DXOUTDX,AL

如：MOVDX,300HINAL,DX3.1.3I/O端口訪問(wèn)指令若端口地址在0100～FFF3.1.3I/O端口訪問(wèn)指令2）80286和80386還支持I/O端口直接與RAM之間傳送數(shù)據(jù)。輸入：MOVDX,PORTLESDI,BUFFER_ININSB(INSW)輸出：MOVDX,PORTLESSI,BUFFER_OUTOUTSB(OUTSW)3.1.3I/O端口訪問(wèn)指令2）80286和80386還支3.1.3I/O端口訪問(wèn)指令3)c語(yǔ)言中的端口讀寫函數(shù)4)VC++程序3.1.3I/O端口訪問(wèn)指令3)c語(yǔ)言中的端口讀寫函數(shù)3.1.4.I/O端口地址分配IBMPC/XTI/O端口地址分配圖0000001F0020003F0040005F0060007F0080009F00A000BF008001FF32字節(jié)320字節(jié)32字節(jié)32字節(jié)32字節(jié)32字節(jié)32字節(jié)0000～000F8237A—5DMA控制器0020～00218259A中斷控制器0040～00438253A—5定時(shí)/計(jì)數(shù)器0060～00638255A—5并行接口芯片0080～0083DMA頁(yè)面寄存器00A0～00BFNMI屏蔽寄存器3.1.4.I/O端口地址分配IBMPC/XT02000200～020F游戲控制口0210～0217擴(kuò)展部件0218～02F7未用02F8～02FF異步通信卡（第二個(gè)）0320～032F硬盤適配器0330～0377并行打印機(jī)未用0300～031F實(shí)驗(yàn)卡0380～038F0390～03AF03B0～03BF03C0～03CF03D0～03DF03E0～03EF03F0～03F703F8～03FF03FF0378～037FSPLC通信未用單色顯示器/打印機(jī)未用未用彩色/圖形顯示卡軟盤適配器異步通信卡（第一個(gè)）02000200～020F游戲控制口0210～0217擴(kuò)展部3.2I/O端口地址譯碼3.2.1.I/O端口地址譯碼方法端口地址譯碼:就是把地址信號(hào)與控制信號(hào)進(jìn)行邏輯組合,產(chǎn)生對(duì)芯片的選擇信號(hào).例:用BHE信號(hào)控制奇偶地址用AEN信號(hào)控制非DMA傳送,AEN=1,CPU掌管總線,可以進(jìn)行I/O端口訪問(wèn).用IOR和IOW控制讀寫用I/OCS16來(lái)控制是8位還是16位在設(shè)計(jì)地址譯碼電路時(shí)，除了要精心選擇地址范圍外，還有根據(jù)CPU與I/O端口交換數(shù)據(jù)時(shí)的數(shù)據(jù)流向（讀/寫）、數(shù)據(jù)寬度（8位/16位）以及是否采用奇偶地址的要求來(lái)引入相應(yīng)的控制信號(hào)，從而形成地址譯碼電路。各個(gè)外設(shè)本身都有一個(gè)控制信號(hào)，如片選信號(hào)CS，低電平有效。AEN是DMA控制器的地址鎖存輸出3.2I/O端口地址譯碼3.2.1.I/O端口地址譯碼3.2.2.固定式端口地址譯碼由地址信號(hào)和控制信號(hào)的不同組合來(lái)選擇端口把地址信號(hào)分為兩部分：一部分是高位地址線與CPU或總線的控制信號(hào)組合，經(jīng)過(guò)地址譯碼電路產(chǎn)生片選信號(hào)CS以選擇某個(gè)I/O接口芯片，從而實(shí)現(xiàn)接口芯片的片間尋址；另一部分是地位地址線直接連至I/O接口芯片，經(jīng)過(guò)芯片內(nèi)部的地址譯碼電路來(lái)選擇某個(gè)寄存器接口，及時(shí)性接口芯片的片內(nèi)選擇。所謂固定式端口地址譯碼是指接口中用到的端口地址不能更改。一般的接口卡中大都采用固定式端口地址譯碼。3.2.2.固定式端口地址譯碼由地址信號(hào)和控制信號(hào)的不同組合3.2.2.固定式端口地址譯碼（1）用門電路進(jìn)行端口地址譯碼這是一種最簡(jiǎn)單、最基本的端口地址譯碼電力，一般采用與門、與非門、反相器及或門等實(shí)現(xiàn)，如74LS08/32/30等。例3-1:用74LS20/30/32和74LS04設(shè)計(jì)端口地址為2E2的只讀譯碼電路1)分析:地址線的狀態(tài)如:00A9A8A7A6

A5A4A3A2A1A0

0010111000102E2

2)設(shè)計(jì):了解器件外部特性,作設(shè)計(jì)圖3.2.2.固定式端口地址譯碼（1）用門電路進(jìn)行端口地址譯碼端口地址為2E2H的譯碼電路Y（讀）Y（寫）A1A0AENIORIOW111111≥1≥1≥1A9A8A7A3A274LS3074LS2074LS32&&圖3-1帶讀/寫控制的門電路譯碼電路001011100010端口地址為2E2H的譯碼電路Y（讀）A1IOR111111≥例3-3例3-3使用74LS20/30/32和74LS04設(shè)計(jì)I/O端口地址為3D8H的只讀譯碼電路。若要產(chǎn)生3D8H端口地址，則譯碼電路的輸入地址線就應(yīng)具有如表3-1所示的值。8D3十六進(jìn)制100011010011二進(jìn)制A3A2A1A0A7A6A5A400A9A8地址線表3-1譯碼電路輸入地址線的值例3-3例3-3使用74LS20/30/32和74LS04例3-3設(shè)計(jì)按照表3-1中地址線的值，采用門電路就可以設(shè)計(jì)出譯碼電路，如圖3-2所示。A1A0AENIOR11111A9A8A7A6A5A4A3A2≥1&&74LS0474LS2074LS3274LS301Y圖3-2簡(jiǎn)單譯碼電路

例3-3設(shè)計(jì)按照表3-1中地址線的值，采用門電路就可以設(shè)計(jì)出（2）譯碼器譯碼若接口電路中需使用多個(gè)端口地址，則采用譯碼器譯碼比較方便。譯碼器的型號(hào)很多，如3－8譯碼器74LS138；4－16譯碼器74LS154；雙2－4譯碼器74LS139、74LS155等。這些譯碼器通常由三個(gè)部分組成：譯碼控制端，選擇輸入端，譯碼輸出端。（2）譯碼器譯碼若接口電路中需使用多個(gè)端口地址，則采用譯碼器ABC000001010011100101110111Y0Y1Y2Y3Y4Y5Y6Y7輸出地址范圍:000~01FH020~03FH…0E0~0FFHY0Y1Y2Y3Y4Y5Y6Y7A5A6A7A8A9AENIOWAB

CG2BG2AG174LS138DMACS（8237）INTRCS（8259）T/CCS（8253）PPICS（8255）WRTDMAPG（寫DMA頁(yè)面寄存器）WRTNMIREG（寫NMI屏蔽寄存器）1174LS32用譯碼器進(jìn)行端口地址譯碼ABCY0Y1Y2Y3Y4Y5Y6Y7輸111111111111111111111111×××××××××0×××1×××10111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B輸出輸入表4-274LS138的真值表當(dāng)G1=1、G2A+G2B=0時(shí)，譯碼器處于工作狀態(tài)，否則譯碼器被禁止，所有的輸出端被封鎖在高電平。這三個(gè)控制端也叫片選輸入端，利用片選的作用可以將多片連接起來(lái)以擴(kuò)展譯碼器的功能。74L2.3.開(kāi)關(guān)式可選端口地址譯碼這種地址譯碼方式可以通過(guò)開(kāi)關(guān)使接口卡的I/0端口地址根據(jù)也要求加以改變而無(wú)須更改電路。（1）用比較器和地址開(kāi)關(guān)進(jìn)行地址譯碼將比較器的A(或B)輸入端輸入地址信號(hào)，B(或A)端接一組DIP(DualIn-linePackage)開(kāi)關(guān)。地址總線所送的地址與DIP所設(shè)置的地址相等時(shí)，產(chǎn)生一選通信號(hào)輸出。特點(diǎn)：可以通過(guò)改變DIP開(kāi)關(guān)的設(shè)置，很容易地改變接口的地址。不但同一功能的模塊在不同微型計(jì)算機(jī)應(yīng)用中可以被分配不同的地址，而且即使在同一微型計(jì)算機(jī)系統(tǒng)中，也可通過(guò)改變DIP開(kāi)關(guān)的設(shè)置而控制不同的設(shè)備.。這種譯碼電路應(yīng)用非常廣泛，常用的比較器有四位比較器74LS85和八位比較器74LS688。3.2.3.開(kāi)關(guān)式可選端口地址譯碼這種地址譯碼方式可以通過(guò)使用比較器+地址開(kāi)關(guān)譯碼

圖3-4由比較器組成的可選式譯碼電路74LS138Y0G1G2BG2AABCY774LS138Y0G1G2BG2AABCY774LS688P0P7COMPQ0Q6Q7+5V+5VDIPAENA9A0IOWIOR+5VP=Q使用比較器+地址開(kāi)關(guān)譯碼圖3-4由比較器組成的可選式譯圖3-4所示為由比較器74LS688與3-8譯碼器組成的I/O芯片地址可選的譯碼電路。8位比較器74LS688對(duì)兩組8位的輸入端P0~P7和Q0~Q7信號(hào)進(jìn)行比較。其比較規(guī)則為：當(dāng)P0~P7≠Q(mào)0~Q7時(shí)，P=1，輸出高電平；當(dāng)P0~P7=Q0~Q7時(shí)，P=0，輸出低電平。圖3-4所示為由比較器74LS688與3-應(yīng)用時(shí)，可將P0~P7與地址線及控制線相連，Q0~Q7連接地址開(kāi)關(guān)，而將比較器輸出端P接到74LS138的控制端，如G2A上。根據(jù)比較器的特性，當(dāng)輸入端P0~P7的地址與輸入端Q0~Q7的開(kāi)關(guān)狀態(tài)一致時(shí)，輸出為低電平，打開(kāi)譯碼器74LS138允許進(jìn)行譯碼。因此，使用時(shí)可預(yù)置微型撥動(dòng)開(kāi)關(guān)DIP為某一值，得到一組所要求的口地址。圖中讓IOW和IOR信號(hào)參加譯碼，可分別產(chǎn)生8個(gè)讀或?qū)懙亩丝诘刂?。從圖中連線可以看出，僅當(dāng)A9=1(因Q6接+5V)，AEN=0(因Q7接地)才使譯碼有效。應(yīng)用時(shí)，可將P0~P7與地址線及控制線相連，..A4A5A6A7S0S1S2S3A0A1A2A3RDB0B1B2B3A0A1A2A=BA3

EFGHBCDAWRA=B74LS8574LS3274LS3074LS32&&&+5VDIP11YIOWIOR........+5V四位比較器譯碼電路..A4S0A0RDB0A0EBAWRA=B74LS8574本章主要介紹端口地址譯碼電路的設(shè)計(jì)方法.

1.I/O端口:是接口電路中CPU能訪問(wèn)的寄存器的地址.2.端口編址方式CPU尋址外設(shè)有兩種方式：將存儲(chǔ)器與外設(shè)端口統(tǒng)一編址外設(shè)端口單獨(dú)編址3.譯碼電路的設(shè)計(jì)1).固定式譯碼2).IBMPC/XTI/O端口地址譯碼方法本章主要介紹端口地址譯碼電路的設(shè)計(jì)方法.

1.I/O端口:是3.3GAL器件在I/O地址譯碼電路中的應(yīng)用3.3.1GAL器件的特點(diǎn)可編程邏輯器件（PLD）應(yīng)用較多的有GAL（通用陣列邏輯）器件。1.GAL的基本結(jié)構(gòu)主要由可編程的與陣列、固定（不可編程）的或陣列、可編程的輸出宏陣列單元（OLMC）3部分電路組成。3.3GAL器件在I/O地址譯碼電路中的應(yīng)用3.3.1G2.GAL的特點(diǎn)GAL（GenericArrayLogic）是美國(guó)LATTICE公司80年代提出的可編程邏輯器件PLD。（1）實(shí)現(xiàn)多種邏輯功能。它可以實(shí)現(xiàn)組合邏輯電路和時(shí)序邏輯電路的多種功能。經(jīng)過(guò)編程可以構(gòu)成多種門電路觸發(fā)器、寄存器、計(jì)數(shù)器、比較器、譯碼器、多路開(kāi)關(guān)或控制器等，代替常用的54系列和74系列的TTL器件或CD4000系列的CMOS芯片。據(jù)統(tǒng)計(jì)，一個(gè)GAL器件在功能上可以代替4～12個(gè)中小規(guī)模集成芯片，從而使系統(tǒng)縮小體積，提高可靠性，簡(jiǎn)化了印刷電路板的設(shè)計(jì)。（2）采用電擦除工藝，門陣列的每個(gè)單元可以反復(fù)改寫（至少100次），因此整個(gè)器件的邏輯功能可以重新配置，所以它是產(chǎn)品開(kāi)發(fā)研制中的理想工具。（3）具有硬件加密功能，可以防止抄襲電路和非法復(fù)制。（4）速度高且功耗低，具有高速電擦寫能力，改寫整個(gè)芯片只需數(shù)秒，而功耗只有雙極型邏輯器件的1/2或1/4，緩解了溫度升高的問(wèn)題。2.GAL的特點(diǎn)3.3.2GAL的開(kāi)發(fā)過(guò)程和工具1、開(kāi)發(fā)工具硬件工具：編程器EXPRO-4、ALL-03、ALL-07軟件工具：編譯型CUPL、ABEL及匯編型FM。2、設(shè)計(jì)的一般步驟1）設(shè)計(jì)構(gòu)思2）選擇器件的型號(hào)3）將設(shè)計(jì)文件按照硬件描述語(yǔ)言的要求寫成源文件，然后再計(jì)算機(jī)上進(jìn)行編譯、仿真和測(cè)試。4）編程器編程。3.3.2GAL的開(kāi)發(fā)過(guò)程和工具1、開(kāi)發(fā)工具3.3.2GAL的開(kāi)發(fā)過(guò)程和工具3.采用邏輯方程的設(shè)計(jì)方法邏輯方程（或布爾方程），是指邏輯表達(dá)式的基礎(chǔ)上以方程式的形式列出邏輯函數(shù)的輸入變量和輸出變量之間的邏輯關(guān)系。在采用邏輯方程設(shè)計(jì)時(shí)，還可以采用高級(jí)語(yǔ)言所能接受的一些語(yǔ)句將邏輯方程加以簡(jiǎn)化，形成一套簡(jiǎn)練的設(shè)計(jì)方程。3.3.2GAL的開(kāi)發(fā)過(guò)程和工具3.采用邏輯方程的設(shè)計(jì)方法3.3.2GAL的開(kāi)發(fā)過(guò)程和工具4.ABEL語(yǔ)言的源文件及特點(diǎn)1）適應(yīng)于各種型號(hào)的PLD。2）語(yǔ)言本身高度結(jié)構(gòu)化3）邏輯描述的形式靈活多樣，可用邏輯方程、真值表與狀態(tài)圖3種方法輸入。4）具有用于仿真和測(cè)試的測(cè)試向量。5）具有有效的宏指令及指示。3.3.2GAL的開(kāi)發(fā)過(guò)程和工具4.ABEL語(yǔ)言的源文件及3.3.3采用GAL的I/O端口地址譯碼電路設(shè)計(jì)1、要求利用GAL器件設(shè)計(jì)MFID多功能微機(jī)接口實(shí)驗(yàn)平臺(tái)的I/O端口地址譯碼電路，地址范圍300H-3FFH,分成16段，每段包含接口4片，每個(gè)接口擁有4個(gè)端口。2、分析1）地址線的分配與使用最高兩位地址線A9=A8=1，其次，分成16段，由A7A6A5A4四位地址線組合實(shí)現(xiàn)段選，每段包含4片，用A3A2實(shí)現(xiàn)片選，每片有4個(gè)端口，用A1A0直接尋址端口。2)參加譯碼的控制線IOW、IOR、AEN3.3.3采用GAL的I/O端口地址譯碼電路設(shè)計(jì)1、要求3）GAL器件的選擇除A1A0外，其余地址線A7-A4經(jīng)DIP開(kāi)關(guān)和比較器進(jìn)行段選，比較器輸出線只有一根A=B，送到GAL輸入線為A9、A8、A-B、A3、A2，三根控制線，共有8根。GAL輸出線有四根片選Y0、Y1、Y2、Y3，一根LS245選通線DS，一根方向控制線DIR，所以可選GAL16V8。4）GAL16V8輸入腳8個(gè)（2-9），輸出腳8個(gè)（12-19），時(shí)鐘腳1腳，輸出允許11腳，輸出12-19可配置成輸入，因此最多有16個(gè)輸入。3）GAL器件的選擇3、設(shè)計(jì)1）硬件設(shè)計(jì)DS線控制245的E端，DIR控制245的傳送方向，Y0-Y3作為平臺(tái)上4個(gè)接口的片選。電路如圖2-11。2）軟件設(shè)計(jì)編些輸入源文件，產(chǎn)生.JED文件，然后寫到GAL中。3、設(shè)計(jì)第3章+地址譯碼技術(shù)與存儲(chǔ)器接口課件4、GAL器件譯碼電路的編程1）編寫GAL輸入源文件GAL16V8ADDRESSDECODERXH2/24/2001DECODERNCA9A8A3A2IORIOWAENABGNDNCDSDIRNCNCY0Y1Y2Y3VCC/DS=A9*A8*/AEN*AB*/IOR+A9*A8*/AEN*AB*/IOWDIR=IOR/Y0=A9*A8*/AEN*AB*/A3*/A2*/IOR+A9*A8*/AEN*AB*/A3*/A2*/IOW/Y1=

A9*A8*/AEN*AB*/A3*A2*/IOR+A9*A8*/AEN*AB*/A3*A2*/IOW

/Y2=A9*A8*/AEN*AB*A3*/A2*/IOR+A9*A8*/AEN*AB*A3*0A2*/IOW/Y3=A9*A8*/AEN*AB*A3*A2*/IOR+A9*A8*/AEN*AB*A3*A2*/IOWDESCRIPTION4、GAL器件譯碼電路的編程2）利用FM.EXE文件對(duì)DECODER.PLD進(jìn)行匯編,自動(dòng)生成三個(gè)文件。文件1：DECODER.LST文檔文件,包括源文件和16V8引腳圖；文件2：DECODER.PLT熔絲狀態(tài)分布圖文件。符號(hào)“X”表示16V8內(nèi)部門陳列節(jié)點(diǎn)上已連接，符號(hào)“-”表示未連接。文件3：DECODER.JED文件。包括門陳列中所有節(jié)點(diǎn)的編程信息。其中“0”表示節(jié)點(diǎn)已連接，“1”為未連接。

3）使用ALL03編程器將DECODER.JED寫入GAL16V8中。2）利用FM.EXE文件對(duì)DECODER.PLD進(jìn)行匯編,自3.4半導(dǎo)體存儲(chǔ)器接口

存儲(chǔ)器是用來(lái)存儲(chǔ)信息的部件.存儲(chǔ)器的三級(jí)結(jié)構(gòu):主存快存外存CPU3.4半導(dǎo)體存儲(chǔ)器接口存儲(chǔ)器是用來(lái)存儲(chǔ)信息的部件.主快存3.4.1半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)一.信號(hào)線連接要求:CPU對(duì)存儲(chǔ)器的讀寫操作首先是向地址線發(fā)送信號(hào)，然后向控制線發(fā)讀寫信號(hào)，最后在數(shù)據(jù)線上傳送信息。CPU與存儲(chǔ)器的連接就是指地址線、數(shù)據(jù)線和控制線的連接數(shù)據(jù)線的連接：通常系統(tǒng)的數(shù)據(jù)總線與存儲(chǔ)器的數(shù)據(jù)相連。地址線的連接：存儲(chǔ)器與CPU地址總線的連接必須滿足對(duì)芯片所分配的地址范圍的要求。分為片選和字選?？刂凭€的連接：系統(tǒng)控制線的讀寫控制需要與存儲(chǔ)器芯片的控制線相連。3.4.1半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)一.信號(hào)線連接要求:幾種外部譯碼電路1.存儲(chǔ)器的片選信號(hào)譯碼

1)線性選擇法:從高位選擇4條地址線2)全譯碼法:高位全部參加譯碼3)部分譯碼:高位地址線部分參加譯碼2.地址譯碼電路設(shè)計(jì)例1：要求：用1K(例如Intel2114)的RAM芯片，組成4K的RAM系統(tǒng),cpu尋址空間64K(16條地址線),要求:(1)確定芯片組數(shù):4片(2)片內(nèi)譯碼:低位10條地址線(3)片選信號(hào)的譯碼方式?幾種外部譯碼電路1.存儲(chǔ)器的片選信號(hào)譯碼1)線性選則法優(yōu)點(diǎn)：連接方式簡(jiǎn)單，片選信號(hào)的產(chǎn)生不需要復(fù)雜的邏輯電路。缺點(diǎn)：1）地址不連續(xù)2）地址可能重疊（地址的多義性）(1)確定芯片組數(shù):8片(2)片內(nèi)譯碼:低位10條地址線(3)片選信號(hào)的譯碼方式?1)線性選則法優(yōu)點(diǎn)：(1)確定芯片組數(shù):8片2)部分譯碼例:用8K的RAM芯片，組成32K的RAM系統(tǒng),CPU尋址空間64K(16條地址線)。高位地址不參加譯碼部分譯碼法結(jié)構(gòu)示意圖2)部分譯碼高位地址不參加譯碼部分譯碼法結(jié)構(gòu)示意圖3)全譯碼法:全部高位地址線參與譯碼，以譯碼器的輸出作為片選信號(hào)。例:用8K的RAM芯片，組成64K的RAM系統(tǒng),CPU尋址空間64K(16條地址線),特點(diǎn):地址唯一,不重疊地址連續(xù)(1)芯片數(shù):8片(2)片內(nèi)譯碼:13條地址線(3)片選信號(hào)的譯碼方式?圖4-5全譯碼結(jié)構(gòu)示意圖3)全譯碼法:全部高位地址線參與譯碼，以譯碼器的輸出作為片選二、地址分配要求ROM：用于存放系統(tǒng)監(jiān)控程序等固化程序及常數(shù)RAM分為系統(tǒng)區(qū)和用戶區(qū)。系統(tǒng)區(qū)是監(jiān)控程序或操作系統(tǒng)存放數(shù)據(jù)的區(qū)域；用戶區(qū)分為程序區(qū)和數(shù)據(jù)區(qū)兩部分。8086CPU，根據(jù)其特性，高地址區(qū)域是ROM區(qū)域；低地址區(qū)域?yàn)镽AM系統(tǒng)區(qū)，用于存放中斷向量表等信息。二、地址分配要求三、驅(qū)動(dòng)能力存儲(chǔ)器芯片與CPU連接過(guò)程中，需要充分考慮CPU外接多少存儲(chǔ)器芯片及CPU與存儲(chǔ)器芯片之間的物理距離等因素?，F(xiàn)在的存儲(chǔ)器芯片都采用CMOS電路，直流負(fù)載很小，主要的復(fù)雜是電容負(fù)載。在小型的系統(tǒng)中，CPU可與存儲(chǔ)器芯片直接相連.在較大的系統(tǒng)中，就要考慮CPU是否需要加緩沖器，有緩沖器的輸出帶負(fù)載。三、驅(qū)動(dòng)能力3.4.2SRAM與CPU的連接SRAM：靜態(tài)RAM，6264是一個(gè)典型的8KB×8的SRAM芯片。單片RAM不能滿足存儲(chǔ)容量的時(shí)候，可以把多個(gè)RAM進(jìn)行組合，擴(kuò)展成大容量存儲(chǔ)器。對(duì)數(shù)據(jù)線的擴(kuò)展：多個(gè)存儲(chǔ)器的組合為了滿足CPU數(shù)據(jù)線寬度的需要對(duì)地址線的擴(kuò)展：為了給CPU提供更大的存儲(chǔ)空間。3.4.2SRAM與CPU的連接SRAM：靜態(tài)RAM，3.4.2SRAM與CPU的連接1、位擴(kuò)展位并聯(lián)法（位擴(kuò)展法）假設(shè)使用8K×1位的RAM存儲(chǔ)芯片，那么，組成8K×8位的存儲(chǔ)器，此時(shí)只加大字長(zhǎng)。圖中，每一片RAM是8K×1位=213×1位，故其地址線為13條（A0~A12），每一片對(duì)應(yīng)于數(shù)據(jù)的一位（只有一條數(shù)據(jù)線）。3.4.2SRAM與CPU的連接1、位擴(kuò)展位并聯(lián)法（位2、字?jǐn)U展圖見(jiàn)書(shū)：P65控制信號(hào)的連接注意：1）CPU的寫信號(hào)與RAM芯片的寫信號(hào)相連，CPU的讀信號(hào)與RAM芯片的讀或輸出控制信號(hào)相連。2）為了有別于輸入輸出訪問(wèn)，保證只有在存儲(chǔ)器的讀寫操作期間才能訪問(wèn)存儲(chǔ)器芯片。2、字?jǐn)U展3.4.3DRAM與CPU的連接DRAM：動(dòng)態(tài)RAM4164的芯片特性：一個(gè)64KB×1的DRAM，由4個(gè)128×128的存儲(chǔ)矩陣構(gòu)成，通過(guò)最高位的行地址和列地址選擇不同的矩陣。外部有8位地址輸入線（提供行地址和列地址）一位數(shù)據(jù)輸入線一位輸出線行地址選通信號(hào)線3.4.3DRAM與CPU的連接DRAM：動(dòng)態(tài)RAM4164芯片的外部引腳：A7~A0 ：地址輸入DIN：數(shù)據(jù)輸入線DOUT：數(shù)據(jù)輸出線RAS：行地址選通CAS：列地址選通WE：寫允許信號(hào)接口電路見(jiàn)書(shū)P67。4164芯片的外部引腳：3.4.4ROM與CPU的連接非易失性存儲(chǔ)器包括掩膜式只讀存儲(chǔ)器（MROM）、可編程只讀式存儲(chǔ)器（PROM）、可擦寫只讀存儲(chǔ)器（EPROM、EEPROM）、閃存（flashmemory）以及鐵電讀/寫存儲(chǔ)器（FRAM）等。EPROM的內(nèi)部結(jié)構(gòu)與SRAM基本相同。EPROM27128芯片特性：1）16KB×8的紫外線可擦寫只讀存儲(chǔ)器芯片2）具有編程邏輯電路而沒(méi)有寫控制電路3）外部引腳與SRAM相似，與CPU的連接也相似，數(shù)據(jù)線直接相連，CPU的高位地址部分用于片選，地位地址部分連至EPROM的地址線輸入端。EPROM27128工作方式：讀方式、編程方式、備用方式。3.4.4ROM與CPU的連接非易失性存儲(chǔ)器包括掩膜式只讀存儲(chǔ)器與CPU的接口設(shè)計(jì)設(shè)計(jì)法1、存儲(chǔ)器的數(shù)據(jù)線處理2、存儲(chǔ)器的地址線3、存儲(chǔ)器的片選端（1）全譯碼（2）部分譯碼4、存儲(chǔ)器的讀寫控制存儲(chǔ)器與CPU的接口設(shè)計(jì)設(shè)計(jì)法用1k*1的片子組成1k*8的存儲(chǔ)器——需8個(gè)芯片地址線——（210=1024）需10根數(shù)據(jù)線——8根

控制線——WRA9-A0D7-D0WRWECPU系統(tǒng)用1k*1的片子組成1k*8的存儲(chǔ)器——需8個(gè)芯

第3章地址譯碼技術(shù)及存儲(chǔ)器接口3.1I/O端口編址方式3.2

I/O端口地址譯碼3.3半導(dǎo)體存儲(chǔ)器接口第3章地址譯碼技術(shù)及存儲(chǔ)器接口3.1學(xué)習(xí)目的通過(guò)對(duì)本章的學(xué)習(xí)，您應(yīng)該能夠達(dá)到下列要求：

描述端口的編址方式

說(shuō)明端口地址譯碼的作用端口地址譯碼電路的設(shè)計(jì)

重點(diǎn)與難點(diǎn)存儲(chǔ)器地址譯碼電路的設(shè)計(jì)學(xué)習(xí)目的通過(guò)對(duì)本章的學(xué)習(xí)，您應(yīng)該能夠達(dá)到下列要求：3.1I/O端口3.1.1.概述I/O端口:是微處理器與輸入輸出設(shè)備直接通信的寄存器或某些特定的器件。一個(gè)接口可以有多個(gè)端口，如命令端口、狀態(tài)端口和數(shù)據(jù)端口等。I/O操作:CPU對(duì)I/O接口電路(與設(shè)備相關(guān))的操作.不是訪問(wèn)I/O設(shè)備.3.1I/O端口3.1.1.概述計(jì)算機(jī)給接口電路中的每個(gè)寄存器分配一個(gè)端口，因此,CPU在訪問(wèn)這些寄存器時(shí)，只需指明它們的端口，不需指出是什么寄存器。

CPU對(duì)數(shù)據(jù)端口進(jìn)行一次讀或?qū)懖僮?，也就是與該接口連接的外設(shè)進(jìn)行一次數(shù)據(jù)傳輸CPU對(duì)狀態(tài)端口進(jìn)行一次讀操作，就可以獲得外設(shè)或接口自身的狀態(tài)代碼CPU把若干位控制代碼寫入控制端口，則意味著對(duì)該接口或外設(shè)發(fā)出一個(gè)控制命令，要求該接口或外設(shè)按規(guī)定的要求工作計(jì)算機(jī)給接口電路中的每個(gè)寄存器分配一個(gè)端口，因此,CPU在訪3.1I/O端口3.2.2.端口編址方式

CPU尋址外設(shè)有兩種方式：端口地址和存儲(chǔ)器地址統(tǒng)一編址，也稱存儲(chǔ)器映射方式I/O端口地址和存儲(chǔ)器地址分開(kāi)獨(dú)立編址，也稱I/O映射方式3.1I/O端口3.2.2.端口編址方式統(tǒng)一編址方式從存儲(chǔ)器空間劃出一部分地址空間給I/O設(shè)備，把I/O接口中的端口當(dāng)作存儲(chǔ)器單元一樣進(jìn)行訪問(wèn)，不設(shè)置專門的I/O指令優(yōu)點(diǎn)：訪問(wèn)I/O端口可實(shí)現(xiàn)輸入/輸出操作，還可以對(duì)端口內(nèi)容進(jìn)行算術(shù)邏輯運(yùn)算、移位等等；能給端口有較大的編址空間，這對(duì)大型控制系統(tǒng)和數(shù)據(jù)通信系統(tǒng)是很有意義的；缺點(diǎn)：端口占用了存儲(chǔ)器的地址空間，使存儲(chǔ)器容量減??；指令長(zhǎng)度比專門I/O指令要長(zhǎng)，因而執(zhí)行速度較慢；統(tǒng)一編址方式從存儲(chǔ)器空間劃出一部分地址空間給I/O設(shè)備，把I獨(dú)立編址方式I/O端口地址空間和存儲(chǔ)器地址空間是獨(dú)立的、分開(kāi)的，即I/O端口地址不占用存儲(chǔ)器地址空間。優(yōu)點(diǎn)I/O端口地址不占用存儲(chǔ)器空間；使用專門的I/O指令對(duì)端口進(jìn)行操作，I/O指令短、執(zhí)行速度快；并且由于專門I/O指令與存儲(chǔ)器訪問(wèn)指令有明顯的區(qū)別，使程序中I/O操作和存儲(chǔ)器操作層次清晰，程序的可讀性強(qiáng)。

缺點(diǎn)這種編址方式中，微處理器對(duì)存儲(chǔ)器及I/O端口是采用不同的控制線進(jìn)行選擇的，因而接口電路比較復(fù)雜。獨(dú)立編址方式I/O端口地址空間和存儲(chǔ)器地址空間是獨(dú)立的、分開(kāi)3.1.3I/O端口訪問(wèn)指令80x86CPU構(gòu)成的計(jì)算機(jī)，其CPU外圍接口芯片及I/O接口部件皆采用獨(dú)立編址方式，采用IN和OUT指令實(shí)現(xiàn)數(shù)據(jù)的輸入和輸出操作。1）8086/8088采用I/O端口與累加器傳送數(shù)據(jù)。若端口地址在

0～FFH范圍內(nèi),則用直接尋址INAL，端口地址（輸入）OUT端口地址，AL（輸出）執(zhí)行的操作為：(AL)<—(PORT)（字節(jié)操作）(AX)<—(PORT+1，PORT)（字操作）

如：INAL,20HOUT80H,AXOUT84H,AL65F30200外設(shè)000000FFFFFF0100KOU1KOU2KOU311223344KOU100KOU10111323201內(nèi)存00000FFFFF3.1.3I/O端口訪問(wèn)指令80x86CPU構(gòu)成的計(jì)算機(jī)3.1.3I/O端口訪問(wèn)指令若端口地址在

0100～FFFFH范圍內(nèi)，則用DX間接尋址:

MOVDX,端口地址INAL,DXOUTDX,AL

如：MOVDX,300HINAL,DX3.1.3I/O端口訪問(wèn)指令若端口地址在0100～FFF3.1.3I/O端口訪問(wèn)指令2）80286和80386還支持I/O端口直接與RAM之間傳送數(shù)據(jù)。輸入：MOVDX,PORTLESDI,BUFFER_ININSB(INSW)輸出：MOVDX,PORTLESSI,BUFFER_OUTOUTSB(OUTSW)3.1.3I/O端口訪問(wèn)指令2）80286和80386還支3.1.3I/O端口訪問(wèn)指令3)c語(yǔ)言中的端口讀寫函數(shù)4)VC++程序3.1.3I/O端口訪問(wèn)指令3)c語(yǔ)言中的端口讀寫函數(shù)3.1.4.I/O端口地址分配IBMPC/XTI/O端口地址分配圖0000001F0020003F0040005F0060007F0080009F00A000BF008001FF32字節(jié)320字節(jié)32字節(jié)32字節(jié)32字節(jié)32字節(jié)32字節(jié)0000～000F8237A—5DMA控制器0020～00218259A中斷控制器0040～00438253A—5定時(shí)/計(jì)數(shù)器0060～00638255A—5并行接口芯片0080～0083DMA頁(yè)面寄存器00A0～00BFNMI屏蔽寄存器3.1.4.I/O端口地址分配IBMPC/XT02000200～020F游戲控制口0210～0217擴(kuò)展部件0218～02F7未用02F8～02FF異步通信卡（第二個(gè)）0320～032F硬盤適配器0330～0377并行打印機(jī)未用0300～031F實(shí)驗(yàn)卡0380～038F0390～03AF03B0～03BF03C0～03CF03D0～03DF03E0～03EF03F0～03F703F8～03FF03FF0378～037FSPLC通信未用單色顯示器/打印機(jī)未用未用彩色/圖形顯示卡軟盤適配器異步通信卡（第一個(gè)）02000200～020F游戲控制口0210～0217擴(kuò)展部3.2I/O端口地址譯碼3.2.1.I/O端口地址譯碼方法端口地址譯碼:就是把地址信號(hào)與控制信號(hào)進(jìn)行邏輯組合,產(chǎn)生對(duì)芯片的選擇信號(hào).例:用BHE信號(hào)控制奇偶地址用AEN信號(hào)控制非DMA傳送,AEN=1,CPU掌管總線,可以進(jìn)行I/O端口訪問(wèn).用IOR和IOW控制讀寫用I/OCS16來(lái)控制是8位還是16位在設(shè)計(jì)地址譯碼電路時(shí)，除了要精心選擇地址范圍外，還有根據(jù)CPU與I/O端口交換數(shù)據(jù)時(shí)的數(shù)據(jù)流向（讀/寫）、數(shù)據(jù)寬度（8位/16位）以及是否采用奇偶地址的要求來(lái)引入相應(yīng)的控制信號(hào)，從而形成地址譯碼電路。各個(gè)外設(shè)本身都有一個(gè)控制信號(hào)，如片選信號(hào)CS，低電平有效。AEN是DMA控制器的地址鎖存輸出3.2I/O端口地址譯碼3.2.1.I/O端口地址譯碼3.2.2.固定式端口地址譯碼由地址信號(hào)和控制信號(hào)的不同組合來(lái)選擇端口把地址信號(hào)分為兩部分：一部分是高位地址線與CPU或總線的控制信號(hào)組合，經(jīng)過(guò)地址譯碼電路產(chǎn)生片選信號(hào)CS以選擇某個(gè)I/O接口芯片，從而實(shí)現(xiàn)接口芯片的片間尋址；另一部分是地位地址線直接連至I/O接口芯片，經(jīng)過(guò)芯片內(nèi)部的地址譯碼電路來(lái)選擇某個(gè)寄存器接口，及時(shí)性接口芯片的片內(nèi)選擇。所謂固定式端口地址譯碼是指接口中用到的端口地址不能更改。一般的接口卡中大都采用固定式端口地址譯碼。3.2.2.固定式端口地址譯碼由地址信號(hào)和控制信號(hào)的不同組合3.2.2.固定式端口地址譯碼（1）用門電路進(jìn)行端口地址譯碼這是一種最簡(jiǎn)單、最基本的端口地址譯碼電力，一般采用與門、與非門、反相器及或門等實(shí)現(xiàn)，如74LS08/32/30等。例3-1:用74LS20/30/32和74LS04設(shè)計(jì)端口地址為2E2的只讀譯碼電路1)分析:地址線的狀態(tài)如:00A9A8A7A6

A5A4A3A2A1A0

0010111000102E2

2)設(shè)計(jì):了解器件外部特性,作設(shè)計(jì)圖3.2.2.固定式端口地址譯碼（1）用門電路進(jìn)行端口地址譯碼端口地址為2E2H的譯碼電路Y（讀）Y（寫）A1A0AENIORIOW111111≥1≥1≥1A9A8A7A3A274LS3074LS2074LS32&&圖3-1帶讀/寫控制的門電路譯碼電路001011100010端口地址為2E2H的譯碼電路Y（讀）A1IOR111111≥例3-3例3-3使用74LS20/30/32和74LS04設(shè)計(jì)I/O端口地址為3D8H的只讀譯碼電路。若要產(chǎn)生3D8H端口地址，則譯碼電路的輸入地址線就應(yīng)具有如表3-1所示的值。8D3十六進(jìn)制100011010011二進(jìn)制A3A2A1A0A7A6A5A400A9A8地址線表3-1譯碼電路輸入地址線的值例3-3例3-3使用74LS20/30/32和74LS04例3-3設(shè)計(jì)按照表3-1中地址線的值，采用門電路就可以設(shè)計(jì)出譯碼電路，如圖3-2所示。A1A0AENIOR11111A9A8A7A6A5A4A3A2≥1&&74LS0474LS2074LS3274LS301Y圖3-2簡(jiǎn)單譯碼電路

例3-3設(shè)計(jì)按照表3-1中地址線的值，采用門電路就可以設(shè)計(jì)出（2）譯碼器譯碼若接口電路中需使用多個(gè)端口地址，則采用譯碼器譯碼比較方便。譯碼器的型號(hào)很多，如3－8譯碼器74LS138；4－16譯碼器74LS154；雙2－4譯碼器74LS139、74LS155等。這些譯碼器通常由三個(gè)部分組成：譯碼控制端，選擇輸入端，譯碼輸出端。（2）譯碼器譯碼若接口電路中需使用多個(gè)端口地址，則采用譯碼器ABC000001010011100101110111Y0Y1Y2Y3Y4Y5Y6Y7輸出地址范圍:000~01FH020~03FH…0E0~0FFHY0Y1Y2Y3Y4Y5Y6Y7A5A6A7A8A9AENIOWAB

CG2BG2AG174LS138DMACS（8237）INTRCS（8259）T/CCS（8253）PPICS（8255）WRTDMAPG（寫DMA頁(yè)面寄存器）WRTNMIREG（寫NMI屏蔽寄存器）1174LS32用譯碼器進(jìn)行端口地址譯碼ABCY0Y1Y2Y3Y4Y5Y6Y7輸111111111111111111111111×××××××××0×××1×××10111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B輸出輸入表4-274LS138的真值表當(dāng)G1=1、G2A+G2B=0時(shí)，譯碼器處于工作狀態(tài)，否則譯碼器被禁止，所有的輸出端被封鎖在高電平。這三個(gè)控制端也叫片選輸入端，利用片選的作用可以將多片連接起來(lái)以擴(kuò)展譯碼器的功能。74L2.3.開(kāi)關(guān)式可選端口地址譯碼這種地址譯碼方式可以通過(guò)開(kāi)關(guān)使接口卡的I/0端口地址根據(jù)也要求加以改變而無(wú)須更改電路。（1）用比較器和地址開(kāi)關(guān)進(jìn)行地址譯碼將比較器的A(或B)輸入端輸入地址信號(hào)，B(或A)端接一組DIP(DualIn-linePackage)開(kāi)關(guān)。地址總線所送的地址與DIP所設(shè)置的地址相等時(shí)，產(chǎn)生一選通信號(hào)輸出。特點(diǎn)：可以通過(guò)改變DIP開(kāi)關(guān)的設(shè)置，很容易地改變接口的地址。不但同一功能的模塊在不同微型計(jì)算機(jī)應(yīng)用中可以被分配不同的地址，而且即使在同一微型計(jì)算機(jī)系統(tǒng)中，也可通過(guò)改變DIP開(kāi)關(guān)的設(shè)置而控制不同的設(shè)備.。這種譯碼電路應(yīng)用非常廣泛，常用的比較器有四位比較器74LS85和八位比較器74LS688。3.2.3.開(kāi)關(guān)式可選端口地址譯碼這種地址譯碼方式可以通過(guò)使用比較器+地址開(kāi)關(guān)譯碼

圖3-4由比較器組成的可選式譯碼電路74LS138Y0G1G2BG2AABCY774LS138Y0G1G2BG2AABCY774LS688P0P7COMPQ0Q6Q7+5V+5VDIPAENA9A0IOWIOR+5VP=Q使用比較器+地址開(kāi)關(guān)譯碼圖3-4由比較器組成的可選式譯圖3-4所示為由比較器74LS688與3-8譯碼器組成的I/O芯片地址可選的譯碼電路。8位比較器74LS688對(duì)兩組8位的輸入端P0~P7和Q0~Q7信號(hào)進(jìn)行比較。其比較規(guī)則為：當(dāng)P0~P7≠Q(mào)0~Q7時(shí)，P=1，輸出高電平；當(dāng)P0~P7=Q0~Q7時(shí)，P=0，輸出低電平。圖3-4所示為由比較器74LS688與3-應(yīng)用時(shí)，可將P0~P7與地址線及控制線相連，Q0~Q7連接地址開(kāi)關(guān)，而將比較器輸出端P接到74LS138的控制端，如G2A上。根據(jù)比較器的特性，當(dāng)輸入端P0~P7的地址與輸入端Q0~Q7的開(kāi)關(guān)狀態(tài)一致時(shí)，輸出為低電平，打開(kāi)譯碼器74LS138允許進(jìn)行譯碼。因此，使用時(shí)可預(yù)置微型撥動(dòng)開(kāi)關(guān)DIP為某一值，得到一組所要求的口地址。圖中讓IOW和IOR信號(hào)參加譯碼，可分別產(chǎn)生8個(gè)讀或?qū)懙亩丝诘刂贰膱D中連線可以看出，僅當(dāng)A9=1(因Q6接+5V)，AEN=0(因Q7接地)才使譯碼有效。應(yīng)用時(shí)，可將P0~P7與地址線及控制線相連，..A4A5A6A7S0S1S2S3A0A1A2A3RDB0B1B2B3A0A1A2A=BA3

EFGHBCDAWRA=B74LS8574LS3274LS3074LS32&&&+5VDIP11YIOWIOR........+5V四位比較器譯碼電路..A4S0A0RDB0A0EBAWRA=B74LS8574本章主要介紹端口地址譯碼電路的設(shè)計(jì)方法.

1.I/O端口:是接口電路中CPU能訪問(wèn)的寄存器的地址.2.端口編址方式CPU尋址外設(shè)有兩種方式：將存儲(chǔ)器與外設(shè)端口統(tǒng)一編址外設(shè)端口單獨(dú)編址3.譯碼電路的設(shè)計(jì)1).固定式譯碼2).IBMPC/XTI/O端口地址譯碼方法本章主要介紹端口地址譯碼電路的設(shè)計(jì)方法.

1.I/O端口:是3.3GAL器件在I/O地址譯碼電路中的應(yīng)用3.3.1GAL器件的特點(diǎn)可編程邏輯器件（PLD）應(yīng)用較多的有GAL（通用陣列邏輯）器件。1.GAL的基本結(jié)構(gòu)主要由可編程的與陣列、固定（不可編程）的或陣列、可編程的輸出宏陣列單元（OLMC）3部分電路組成。3.3GAL器件在I/O地址譯碼電路中的應(yīng)用3.3.1G2.GAL的特點(diǎn)GAL（GenericArrayLogic）是美國(guó)LATTICE公司80年代提出的可編程邏輯器件PLD。（1）實(shí)現(xiàn)多種邏輯功能。它可以實(shí)現(xiàn)組合邏輯電路和時(shí)序邏輯電路的多種功能。經(jīng)過(guò)編程可以構(gòu)成多種門電路觸發(fā)器、寄存器、計(jì)數(shù)器、比較器、譯碼器、多路開(kāi)關(guān)或控制器等，代替常用的54系列和74系列的TTL器件或CD4000系列的CMOS芯片。據(jù)統(tǒng)計(jì)，一個(gè)GAL器件在功能上可以代替4～12個(gè)中小規(guī)模集成芯片，從而使系統(tǒng)縮小體積，提高可靠性，簡(jiǎn)化了印刷電路板的設(shè)計(jì)。（2）采用電擦除工藝，門陣列的每個(gè)單元可以反復(fù)改寫（至少100次），因此整個(gè)器件的邏輯功能可以重新配置，所以它是產(chǎn)品開(kāi)發(fā)研制中的理想工具。（3）具有硬件加密功能，可以防止抄襲電路和非法復(fù)制。（4）速度高且功耗低，具有高速電擦寫能力，改寫整個(gè)芯片只需數(shù)秒，而功耗只有雙極型邏輯器件的1/2或1/4，緩解了溫度升高的問(wèn)題。2.GAL的特點(diǎn)3.3.2GAL的開(kāi)發(fā)過(guò)程和工具1、開(kāi)發(fā)工具硬件工具：編程器EXPRO-4、ALL-03、ALL-07軟件工具：編譯型CUPL、ABEL及匯編型FM。2、設(shè)計(jì)的一般步驟1）設(shè)計(jì)構(gòu)思2）選擇器件的型號(hào)3）將設(shè)計(jì)文件按照硬件描述語(yǔ)言的要求寫成源文件，然后再計(jì)算機(jī)上進(jìn)行編譯、仿真和測(cè)試。4）編程器編程。3.3.2GAL的開(kāi)發(fā)過(guò)程和工具1、開(kāi)發(fā)工具3.3.2GAL的開(kāi)發(fā)過(guò)程和工具3.采用邏輯方程的設(shè)計(jì)方法邏輯方程（或布爾方程），是指邏輯表達(dá)式的基礎(chǔ)上以方程式的形式列出邏輯函數(shù)的輸入變量和輸出變量之間的邏輯關(guān)系。在采用邏輯方程設(shè)計(jì)時(shí)，還可以采用高級(jí)語(yǔ)言所能接受的一些語(yǔ)句將邏輯方程加以簡(jiǎn)化，形成一套簡(jiǎn)練的設(shè)計(jì)方程。3.3.2GAL的開(kāi)發(fā)過(guò)程和工具3.采用邏輯方程的設(shè)計(jì)方法3.3.2GAL的開(kāi)發(fā)過(guò)程和工具4.ABEL語(yǔ)言的源文件及特點(diǎn)1）適應(yīng)于各種型號(hào)的PLD。2）語(yǔ)言本身高度結(jié)構(gòu)化3）邏輯描述的形式靈活多樣，可用邏輯方程、真值表與狀態(tài)圖3種方法輸入。4）具有用于仿真和測(cè)試的測(cè)試向量。5）具有有效的宏指令及指示。3.3.2GAL的開(kāi)發(fā)過(guò)程和工具4.ABEL語(yǔ)言的源文件及3.3.3采用GAL的I/O端口地址譯碼電路設(shè)計(jì)1、要求利用GAL器件設(shè)計(jì)MFID多功能微機(jī)接口實(shí)驗(yàn)平臺(tái)的I/O端口地址譯碼電路，地址范圍300H-3FFH,分成16段，每段包含接口4片，每個(gè)接口擁有4個(gè)端口。2、分析1）地址線的分配與使用最高兩位地址線A9=A8=1，其次，分成16段，由A7A6A5A4四位地址線組合實(shí)現(xiàn)段選，每段包含4片，用A3A2實(shí)現(xiàn)片選，每片有4個(gè)端口，用A1A0直接尋址端口。2)參加譯碼的控制線IOW、IOR、AEN3.3.3采用GAL的I/O端口地址譯碼電路設(shè)計(jì)1、要求3）GAL器件的選擇除A1A0外，其余地址線A7-A4經(jīng)DIP開(kāi)關(guān)和比較器進(jìn)行段選，比較器輸出線只有一根A=B，送到GAL輸入線為A9、A8、A-B、A3、A2，三根控制線，共有8根。GAL輸出線有四根片選Y0、Y1、Y2、Y3，一根LS245選通線DS，一根方向控制線DIR，所以可選GAL16V8。4）GAL16V8輸入腳8個(gè)（2-9），輸出腳8個(gè)（12-19），時(shí)鐘腳1腳，輸出允許11腳，輸出12-19可配置成輸入，因此最多有16個(gè)輸入。3）GAL器件的選擇3、設(shè)計(jì)1）硬件設(shè)計(jì)DS線控制245的E端，DIR控制245的傳送方向，Y0-Y3作為平臺(tái)上4個(gè)接口的片選。電路如圖2-11。2）軟件設(shè)計(jì)編些輸入源文件，產(chǎn)生.JED文件，然后寫到GAL中。3、設(shè)計(jì)第3章+地址譯碼技術(shù)與存儲(chǔ)器接口課件4、GAL器件譯碼電路的編程1）編寫GAL輸入源文件GAL16V8ADDRESSDECODERXH2/24/2001DECODERNCA9A8A3A2IORIOWAENABGNDNCDSDIRNCNCY0Y1Y2Y3VCC/DS=A9*A8*/AEN*AB*/IOR+A9*A8*/AEN*AB*/IOWDIR=IOR/Y0=A9*A8*/AEN*AB*/A3*/A2*/IOR+A9*A8*/AEN*AB*/A3*/A2*/IOW/Y1=

A9*A8*/AEN*AB*/A3*A2*/IOR+A9*A8*/AEN*AB*/A3*A2*/IOW

/Y2=A9*A8*/AEN*AB*A3*/A2*/IOR+A9*A8*/AEN*AB*A3*0A2*/IOW/Y3=A9*A8*/AEN*AB*A3*A2*/IOR+A9*A8*/AEN*AB*A3*A2*/IOWDESCRIPTION4、GAL器件譯碼電路的編程2）利用FM.EXE文件對(duì)DECODER.PLD進(jìn)行匯編,自動(dòng)生成三個(gè)文件。文件1：DECODER.LST文檔文件,包括源文件和16V8引腳圖；文件2：DECODER.PLT熔絲狀態(tài)分布圖文件。符號(hào)“X”表示16V8內(nèi)部門陳列節(jié)點(diǎn)上已連接，符號(hào)“-”表示未連接。文件3：DECODER.JED文件。包括門陳列中所有節(jié)點(diǎn)的編程信息。其中“0”表示節(jié)點(diǎn)已連接，“1”為未連接。

3）使用ALL03編程器將DECODER.JED寫入GAL16V8中。2）利用FM.EXE文件對(duì)DECODER.PLD進(jìn)行匯編,自3.4半導(dǎo)體存儲(chǔ)器接口

存儲(chǔ)器是用來(lái)存儲(chǔ)信息的部件.存儲(chǔ)器的三級(jí)結(jié)構(gòu):主存快存外存CPU3.4半導(dǎo)體存儲(chǔ)器接口存儲(chǔ)器是用來(lái)存儲(chǔ)信息的部件.主快存3.4.1半導(dǎo)體存儲(chǔ)器接口的基本技術(shù)一.信號(hào)線連接要求:CPU對(duì)存