外延的定義1外延的定義122外延的分類(lèi)3外延的分類(lèi)3外延的分類(lèi)按制備方法分按反應(yīng)室分類(lèi)按材料異同分按外延溫度分按反應(yīng)壓力分按摻雜濃度和導(dǎo)電類(lèi)型分按外延厚度和結(jié)構(gòu)分按外延生長(zhǎng)方法4外延的分類(lèi)按制備方法分4氣相外延（VPE）液相外延（LPE）固相外延（SPE）分子束外延（MBE)金屬有機(jī)物化學(xué)氣相淀積（MOCVD）按制備方法分5氣相外延（VPE）按制備方法分5汽相外延方式常用來(lái)生長(zhǎng)Si外延材料、GaAs外延材料等6汽相外延方式常用來(lái)生長(zhǎng)Si外延材料、GaAs外延材料等6將元素的飽和液相溶液與襯底晶體直接接觸，處于熔點(diǎn)溫度下緩慢降溫而析出固相，沿襯底向上逐步轉(zhuǎn)化為外延層。

液相外延主要用于生長(zhǎng)制造光電器件所需的化合物外延功能薄層材料液相外延7將元素的飽和液相溶液與襯底晶體直接接觸，液相外延主要用于生長(zhǎng)88廣泛地用于獲得超薄層異質(zhì)結(jié)外延功能材料，特別是微電子器件所需的各種異質(zhì)結(jié)外延材料。

9廣泛地用于獲得超薄層異質(zhì)結(jié)外延功能材料，9金屬有機(jī)化合物化學(xué)汽相沉淀(MOCVD)方式是采用處于液相狀態(tài)的金屬（Ⅱ、Ⅲ族）有機(jī)化合物同汽態(tài)的氫化物（V、Ⅵ族）作為沉積源原材料，以熱分解反應(yīng)的方式在襯底沉積、淀積形成外延薄層的一種方法。MOCVD方式可以獲得Ⅲ-V族、Ⅱ-Ⅵ族化合物晶層及它們的多元超薄單晶層

10金屬有機(jī)化合物化學(xué)汽相沉淀(MOCVD)方式是采用處于液相狀按反應(yīng)室分類(lèi)臥式立式桶式11按反應(yīng)室分類(lèi)臥式11121213131414按材料異同分15按材料異同分15按外延溫度分16按外延溫度分16按反應(yīng)壓力分17按反應(yīng)壓力分17按摻雜濃度正外延：重?fù)诫s襯底上生長(zhǎng)輕摻雜外延層反外延：輕摻雜襯底上生長(zhǎng)重?fù)诫s外延層按導(dǎo)電類(lèi)型N型外延：n/n外延，n/p外延P型外延：p/n外延，p/p外延18按摻雜濃度正外延：重?fù)诫s襯底上生長(zhǎng)輕摻雜外延層按導(dǎo)電類(lèi)型N型按外延厚度和結(jié)構(gòu)分19按外延厚度和結(jié)構(gòu)分19按外延生長(zhǎng)方法：直接外延間接外延是用加熱、電子轟擊或外加電場(chǎng)等方法使生長(zhǎng)的材料原子獲得能量，直接遷移沉積在襯底表面上完成外延生長(zhǎng).如真空淀積，濺射，升華等是利用化學(xué)反應(yīng)在襯底表面上沉積生長(zhǎng)外延層，廣義上稱為化學(xué)氣相淀積（chemicalvapordeposition,CVD）CVD生長(zhǎng)的薄膜未必是單晶，所以嚴(yán)格講只有生長(zhǎng)的薄膜是單晶的CVD才是外延生長(zhǎng)。CVD設(shè)備簡(jiǎn)單，生長(zhǎng)參數(shù)容易控制，重復(fù)性好，是目前硅外延生長(zhǎng)的主要方法20按外延生長(zhǎng)方法：直接外延間接外延是用加熱、電子轟擊或外加電場(chǎng)硅氣相外延21硅氣相外延21TheprocessofSiliconEpitaxyisessentiallyaCVD*processusedfordepositingthinfilmsofsingle-crystalsilicononsinglecrystalsiliconsubstrateanditisusedextensivelyinthemicroelectronicandsemiconductorindustries.

Therequirementsoftheindustryfromthisprocessarehighlydemanding,i.e.,epitaxialsiliconfilmsmusthaveanexcellentthicknessuniformityandexcellentquality(minimumdefectsintheepitaxiallayer).22TheprocessofSiliconEpitaxy對(duì)外延片的質(zhì)量要求：電阻率及其均勻性、厚度及其均勻性、位錯(cuò)和層錯(cuò)密度等。按照反應(yīng)類(lèi)型可分為氫氣還原法和直接熱分解法。氫還原法，利用氫氣還原產(chǎn)生的硅在基片上進(jìn)行外延生長(zhǎng)。直接熱分解法，利用熱分解得到Si。23對(duì)外延片的質(zhì)量要求：電阻率及其均勻性、厚度及其均勻性、位錯(cuò)和氣相外延法生長(zhǎng)Si半導(dǎo)體膜所用原料氣體、反應(yīng)式、生長(zhǎng)溫度及所屬反應(yīng)類(lèi)型24氣相外延法生長(zhǎng)Si半導(dǎo)體膜所用原料氣體、反應(yīng)式、生長(zhǎng)溫度及所生長(zhǎng)過(guò)程25生長(zhǎng)過(guò)程25生長(zhǎng)化學(xué)26生長(zhǎng)化學(xué)26外延硅生長(zhǎng)速率和哪些因素有關(guān)系反應(yīng)劑濃度反應(yīng)溫度氣流速度襯底晶向27外延硅生長(zhǎng)速率和271.SiCl4濃度對(duì)生長(zhǎng)速率的影響281.SiCl4濃度對(duì)生長(zhǎng)速率的影響28隨著濃度增加,生長(zhǎng)速率先增大后減小.29隨著濃度增加,生長(zhǎng)速率先增大后減小.292.溫度對(duì)生長(zhǎng)速率的影響302.溫度對(duì)生長(zhǎng)速率的影響30生長(zhǎng)過(guò)程：31生長(zhǎng)過(guò)程：3132323.氣流速度對(duì)生長(zhǎng)速率的影響生長(zhǎng)速率與總氫氣流速的平方根成正比333.氣流速度對(duì)生長(zhǎng)速率的影響生長(zhǎng)速率與總氫氣流速的平方根成正4.襯底晶向的影響生長(zhǎng)速率<100>><110>><111>344.襯底晶向的影響生長(zhǎng)速率<100>><110>><11Epitaxy:Purpose?forbipolartransistor–Reducecollectorresistancewhilekeephighbreakdownvoltage.–?ImprovedeviceperformanceforCMOSandDRAMbecausemuchloweroxygen,carbonconcentrationthanthewafercrystal.35Epitaxy:Purpose35硅中氧主要來(lái)源于熔融硅與石英坩堝的反應(yīng)。因此直拉硅單晶比區(qū)熔硅單晶的氧含量要高得多表面氧沉淀會(huì)造成漏電，甚至使器件失效硅中碳主要來(lái)源于多晶硅。此外，直拉單晶爐中的石墨加熱器和真空系統(tǒng)的密封材料的易揮發(fā)的碳化物等都能造成硅中的碳玷污。硅中高的碳含量將大大降低器件中的擊穿電壓，并使開(kāi)態(tài)電壓和關(guān)閉時(shí)間的乘積增加，這對(duì)功率器件尤為嚴(yán)重。

36硅中氧主要來(lái)源于熔融硅與石英坩堝的反應(yīng)。因此直拉硅單晶比區(qū)熔37373838重點(diǎn)外延的定義外延按制備方法，材料異同，摻雜濃度和導(dǎo)電類(lèi)型的分類(lèi)硅氣相外延方法的方法39重點(diǎn)外延的定義39硅的異質(zhì)外延-SOISOI：Silicon-On-Insulator絕緣襯底上的硅SiSiSiO240硅的異質(zhì)外延-SOISOI：Silicon-On-Insul器件尺寸縮小帶來(lái)一系列問(wèn)題器件尺寸的縮小各種多維及非線性效應(yīng)：表面能級(jí)量子化效應(yīng)、隧穿效應(yīng)、短溝道效應(yīng)、窄溝道效應(yīng)、漏感應(yīng)勢(shì)壘降低效應(yīng)、熱載流子效應(yīng)、亞閾值電導(dǎo)效應(yīng)、速度飽和效應(yīng)、速度過(guò)沖效應(yīng)嚴(yán)重影響了器件性能器件隔離區(qū)所占芯片面積相對(duì)增大寄生電容增加影響集成度及速度的提高41器件尺寸縮小帶來(lái)一系列問(wèn)題器件尺寸的縮小41克服上述效應(yīng)，采取的措施槽隔離技術(shù)硅化物高k介質(zhì)需開(kāi)發(fā)新型硅材料及探索新型高性能器件和電路結(jié)構(gòu)，充分發(fā)揮硅集成技術(shù)的潛力：SOI是最佳選擇之一42克服上述效應(yīng)，采取的措施槽隔離技術(shù)42SOI技術(shù)的特點(diǎn)43SOI技術(shù)的特點(diǎn)43體硅CMOS技術(shù)44體硅CMOS技術(shù)44SOI技術(shù):絕緣襯底上的硅45SOI技術(shù):絕緣襯底上的硅45SOI技術(shù)的特點(diǎn)速度高：遷移率高：器件縱向電場(chǎng)小，且反型層較厚，表面散射作用降低跨導(dǎo)大寄生電容小：寄生電容主要來(lái)自隱埋二氧化硅層電容，遠(yuǎn)小于體硅MOSFET中的電容，不隨器件按比例縮小而改變，SOI的結(jié)電容和連線電容都很小46SOI技術(shù)的特點(diǎn)速度高：464747SOI技術(shù)的特點(diǎn)功耗低：靜態(tài)功耗：Ps=ILVdd動(dòng)態(tài)功耗：PA=CfVdd2集成密度高：SOI電路采用介質(zhì)隔離，它不需要體硅CMOS電路的場(chǎng)氧化及井等結(jié)構(gòu)，器件最小間隔僅僅取決于光刻和刻蝕技術(shù)的限制，集成密度大幅度提高48SOI技術(shù)的特點(diǎn)功耗低：48SOI技術(shù)的特點(diǎn)成本低：SOI技術(shù)除原始材料比體硅材料價(jià)格高之外，其它成本均少于體硅CMOS/SOI電路的制造工藝比典型體硅工藝至少少用三塊掩膜版，減少13～20％的工序使相同電路的芯片面積可降低1.8倍，浪費(fèi)面積減少30％以上美國(guó)SEMATECH的研究人員預(yù)測(cè)CMOS/SOI電路的性能價(jià)格比是相應(yīng)體硅電路的2.6倍49SOI技術(shù)的特點(diǎn)成本低：49SOI技術(shù)的特點(diǎn)特別適合于小尺寸器件：短溝道效應(yīng)較小不存在體硅CMOS電路的金屬穿通問(wèn)題，自然形成淺結(jié)泄漏電流較小50SOI技術(shù)的特點(diǎn)特別適合于小尺寸器件：50SOI技術(shù)的特點(diǎn)特別適合于低壓低功耗電路：在體硅CMOS集成電路中，由于體效應(yīng)的作用，降低電源電壓會(huì)使結(jié)電容增加和驅(qū)動(dòng)電流減小，導(dǎo)致電路速度迅速下降對(duì)于CMOS/SOI集成電路，這兩個(gè)效應(yīng)都很小，CMOS/SOI電路與相應(yīng)體硅電路相比具有更高的速度和更小的功耗51SOI技術(shù)的特點(diǎn)特別適合于低壓低功耗電路：51SOI技術(shù)的挑戰(zhàn)52SOI技術(shù)的挑戰(zhàn)52SOI技術(shù)的挑戰(zhàn)1、SOI材料是SOI技術(shù)的基礎(chǔ)SOI技術(shù)發(fā)展有賴于SOI材料的不斷進(jìn)步，材料是SOI技術(shù)發(fā)展的主要障礙之一這個(gè)障礙目前正被逐漸清除SOI材料制備的兩個(gè)主流技術(shù)——SIMOX和BOUNDEDSOI最近都有了重大進(jìn)展53SOI技術(shù)的挑戰(zhàn)1、SOI材料是SOI技術(shù)的基礎(chǔ)53SOI技術(shù)的挑戰(zhàn)SIMOX材料：最新趨勢(shì)是采用較小的氧注入劑量顯著改善頂部硅層的質(zhì)量降低SIMOX材料的成本低注入劑量(~41017/cm2)的埋氧厚度?。?00～1000?退火溫度高于1300℃，制備大面積(300mm)SIMOX材料困難54SOI技術(shù)的挑戰(zhàn)SIMOX材料：54SOI技術(shù)的挑戰(zhàn)鍵合(Bonded)技術(shù)：硅膜質(zhì)量高埋氧厚度和硅膜厚度可以隨意調(diào)整適合于功率器件及MEMS技術(shù)硅膜減薄一直是制約該技術(shù)發(fā)展的重要障礙鍵合要用兩片體硅片制成一片SOI襯底，成本至少是體硅的兩倍55SOI技術(shù)的挑戰(zhàn)鍵合(Bonded)技術(shù)：55SOI技術(shù)的挑戰(zhàn)Smart-Cut技術(shù)是一種智能剝離技術(shù)將離子注入技術(shù)和硅片鍵合技術(shù)結(jié)合在一起解決了鍵合SOI中硅膜減薄問(wèn)題，可以獲得均勻性很好的頂層硅膜硅膜質(zhì)量接近體硅。剝離后的硅片可以作為下次鍵合的襯底，降低成本56SOI技術(shù)的挑戰(zhàn)Smart-Cut技術(shù)是一種智能剝離技術(shù)56SOI技術(shù)的挑戰(zhàn)SOI材料質(zhì)量近幾年有了驚人進(jìn)步生產(chǎn)能力和成本成為關(guān)鍵問(wèn)題Smart-Cut技術(shù)和低劑量SIMOX技術(shù)是兩個(gè)最有競(jìng)爭(zhēng)力的技術(shù)SOI將成為繼硅外延片之后的下一代硅材料57SOI技術(shù)的挑戰(zhàn)SOI材料質(zhì)量近幾年有了驚人進(jìn)步575858SOI技術(shù)的挑戰(zhàn)2、浮體效應(yīng)是影響SOI技術(shù)廣泛應(yīng)用的另一原因?qū)OI器件的浮體效應(yīng)沒(méi)有一個(gè)清楚的認(rèn)識(shí)如何克服浮體效應(yīng)導(dǎo)致的閾值電壓浮動(dòng)、記憶效應(yīng)、遲滯效應(yīng)等對(duì)實(shí)際電路的影響，還不很清楚浮體效應(yīng)可以導(dǎo)致數(shù)字電路的邏輯失真和功耗的增大59SOI技術(shù)的挑戰(zhàn)2、浮體效應(yīng)是影響SOI技術(shù)廣泛應(yīng)用的另一原SOI技術(shù)的挑戰(zhàn)抑制浮體效應(yīng)Ar注入增加體/源結(jié)漏電LBBC結(jié)構(gòu)在源區(qū)開(kāi)一個(gè)P區(qū)通道肖特基體接觸技術(shù)場(chǎng)屏蔽隔離技術(shù)這些技術(shù)都存在各種各樣的自身缺陷，不能被廣泛接受60SOI技術(shù)的挑戰(zhàn)抑制浮體效應(yīng)60SOI技術(shù)的挑戰(zhàn)全耗盡SOIMOSFET可以抑制浮體效應(yīng)，并有良好的亞閾特性和短溝效應(yīng)控制超薄FDSOIMOSFET的閾值電壓比較困難閾值電壓與硅膜厚度的關(guān)系極為敏感較大的寄生源漏電阻等61SOI技術(shù)的挑戰(zhàn)全耗盡SOIMOSFET可以抑制浮體效應(yīng)，SOI技術(shù)的挑戰(zhàn)SOI器件與電路的EDA技術(shù)發(fā)展緩慢，已經(jīng)成為影響SOI技術(shù)廣泛應(yīng)用的一個(gè)重要原因體硅的EDA工具已經(jīng)非常完善SOI的EDA工具相對(duì)滯后：SOI器件是一個(gè)五端器件，建立SOI器件、電路模型要比體硅器件復(fù)雜得多62SOI技術(shù)的挑戰(zhàn)SOI器件與電路的EDA技術(shù)發(fā)展緩慢，已經(jīng)成SOI技術(shù)的挑戰(zhàn)3、體硅技術(shù)迅速發(fā)展和巨大成功抑制了人們投入SOI技術(shù)研究的熱情工業(yè)界不愿花時(shí)間和金錢(qián)在SOI工藝的優(yōu)化上，使SOI技術(shù)的優(yōu)越性不能得以充分發(fā)揮現(xiàn)在形勢(shì)正在發(fā)生微妙變化，手提電腦、手提電話迅速興起，促發(fā)了人們對(duì)低壓、低功耗及超高速電路的需求，體硅CMOS電路在這些方面有難以逾越的障礙SOI技術(shù)發(fā)展的新機(jī)遇63SOI技術(shù)的挑戰(zhàn)3、體硅技術(shù)迅速發(fā)展和巨大成功抑制了人們投入外延的定義64外延的定義1652外延的分類(lèi)66外延的分類(lèi)3外延的分類(lèi)按制備方法分按反應(yīng)室分類(lèi)按材料異同分按外延溫度分按反應(yīng)壓力分按摻雜濃度和導(dǎo)電類(lèi)型分按外延厚度和結(jié)構(gòu)分按外延生長(zhǎng)方法67外延的分類(lèi)按制備方法分4氣相外延（VPE）液相外延（LPE）固相外延（SPE）分子束外延（MBE)金屬有機(jī)物化學(xué)氣相淀積（MOCVD）按制備方法分68氣相外延（VPE）按制備方法分5汽相外延方式常用來(lái)生長(zhǎng)Si外延材料、GaAs外延材料等69汽相外延方式常用來(lái)生長(zhǎng)Si外延材料、GaAs外延材料等6將元素的飽和液相溶液與襯底晶體直接接觸，處于熔點(diǎn)溫度下緩慢降溫而析出固相，沿襯底向上逐步轉(zhuǎn)化為外延層。

液相外延主要用于生長(zhǎng)制造光電器件所需的化合物外延功能薄層材料液相外延70將元素的飽和液相溶液與襯底晶體直接接觸，液相外延主要用于生長(zhǎng)718廣泛地用于獲得超薄層異質(zhì)結(jié)外延功能材料，特別是微電子器件所需的各種異質(zhì)結(jié)外延材料。

72廣泛地用于獲得超薄層異質(zhì)結(jié)外延功能材料，9金屬有機(jī)化合物化學(xué)汽相沉淀(MOCVD)方式是采用處于液相狀態(tài)的金屬（Ⅱ、Ⅲ族）有機(jī)化合物同汽態(tài)的氫化物（V、Ⅵ族）作為沉積源原材料，以熱分解反應(yīng)的方式在襯底沉積、淀積形成外延薄層的一種方法。MOCVD方式可以獲得Ⅲ-V族、Ⅱ-Ⅵ族化合物晶層及它們的多元超薄單晶層

73金屬有機(jī)化合物化學(xué)汽相沉淀(MOCVD)方式是采用處于液相狀按反應(yīng)室分類(lèi)臥式立式桶式74按反應(yīng)室分類(lèi)臥式11751276137714按材料異同分78按材料異同分15按外延溫度分79按外延溫度分16按反應(yīng)壓力分80按反應(yīng)壓力分17按摻雜濃度正外延：重?fù)诫s襯底上生長(zhǎng)輕摻雜外延層反外延：輕摻雜襯底上生長(zhǎng)重?fù)诫s外延層按導(dǎo)電類(lèi)型N型外延：n/n外延，n/p外延P型外延：p/n外延，p/p外延81按摻雜濃度正外延：重?fù)诫s襯底上生長(zhǎng)輕摻雜外延層按導(dǎo)電類(lèi)型N型按外延厚度和結(jié)構(gòu)分82按外延厚度和結(jié)構(gòu)分19按外延生長(zhǎng)方法：直接外延間接外延是用加熱、電子轟擊或外加電場(chǎng)等方法使生長(zhǎng)的材料原子獲得能量，直接遷移沉積在襯底表面上完成外延生長(zhǎng).如真空淀積，濺射，升華等是利用化學(xué)反應(yīng)在襯底表面上沉積生長(zhǎng)外延層，廣義上稱為化學(xué)氣相淀積（chemicalvapordeposition,CVD）CVD生長(zhǎng)的薄膜未必是單晶，所以嚴(yán)格講只有生長(zhǎng)的薄膜是單晶的CVD才是外延生長(zhǎng)。CVD設(shè)備簡(jiǎn)單，生長(zhǎng)參數(shù)容易控制，重復(fù)性好，是目前硅外延生長(zhǎng)的主要方法83按外延生長(zhǎng)方法：直接外延間接外延是用加熱、電子轟擊或外加電場(chǎng)硅氣相外延84硅氣相外延21TheprocessofSiliconEpitaxyisessentiallyaCVD*processusedfordepositingthinfilmsofsingle-crystalsilicononsinglecrystalsiliconsubstrateanditisusedextensivelyinthemicroelectronicandsemiconductorindustries.

Therequirementsoftheindustryfromthisprocessarehighlydemanding,i.e.,epitaxialsiliconfilmsmusthaveanexcellentthicknessuniformityandexcellentquality(minimumdefectsintheepitaxiallayer).85TheprocessofSiliconEpitaxy對(duì)外延片的質(zhì)量要求：電阻率及其均勻性、厚度及其均勻性、位錯(cuò)和層錯(cuò)密度等。按照反應(yīng)類(lèi)型可分為氫氣還原法和直接熱分解法。氫還原法，利用氫氣還原產(chǎn)生的硅在基片上進(jìn)行外延生長(zhǎng)。直接熱分解法，利用熱分解得到Si。86對(duì)外延片的質(zhì)量要求：電阻率及其均勻性、厚度及其均勻性、位錯(cuò)和氣相外延法生長(zhǎng)Si半導(dǎo)體膜所用原料氣體、反應(yīng)式、生長(zhǎng)溫度及所屬反應(yīng)類(lèi)型87氣相外延法生長(zhǎng)Si半導(dǎo)體膜所用原料氣體、反應(yīng)式、生長(zhǎng)溫度及所生長(zhǎng)過(guò)程88生長(zhǎng)過(guò)程25生長(zhǎng)化學(xué)89生長(zhǎng)化學(xué)26外延硅生長(zhǎng)速率和哪些因素有關(guān)系反應(yīng)劑濃度反應(yīng)溫度氣流速度襯底晶向90外延硅生長(zhǎng)速率和271.SiCl4濃度對(duì)生長(zhǎng)速率的影響911.SiCl4濃度對(duì)生長(zhǎng)速率的影響28隨著濃度增加,生長(zhǎng)速率先增大后減小.92隨著濃度增加,生長(zhǎng)速率先增大后減小.292.溫度對(duì)生長(zhǎng)速率的影響932.溫度對(duì)生長(zhǎng)速率的影響30生長(zhǎng)過(guò)程：94生長(zhǎng)過(guò)程：3195323.氣流速度對(duì)生長(zhǎng)速率的影響生長(zhǎng)速率與總氫氣流速的平方根成正比963.氣流速度對(duì)生長(zhǎng)速率的影響生長(zhǎng)速率與總氫氣流速的平方根成正4.襯底晶向的影響生長(zhǎng)速率<100>><110>><111>974.襯底晶向的影響生長(zhǎng)速率<100>><110>><11Epitaxy:Purpose?forbipolartransistor–Reducecollectorresistancewhilekeephighbreakdownvoltage.–?ImprovedeviceperformanceforCMOSandDRAMbecausemuchloweroxygen,carbonconcentrationthanthewafercrystal.98Epitaxy:Purpose35硅中氧主要來(lái)源于熔融硅與石英坩堝的反應(yīng)。因此直拉硅單晶比區(qū)熔硅單晶的氧含量要高得多表面氧沉淀會(huì)造成漏電，甚至使器件失效硅中碳主要來(lái)源于多晶硅。此外，直拉單晶爐中的石墨加熱器和真空系統(tǒng)的密封材料的易揮發(fā)的碳化物等都能造成硅中的碳玷污。硅中高的碳含量將大大降低器件中的擊穿電壓，并使開(kāi)態(tài)電壓和關(guān)閉時(shí)間的乘積增加，這對(duì)功率器件尤為嚴(yán)重。

99硅中氧主要來(lái)源于熔融硅與石英坩堝的反應(yīng)。因此直拉硅單晶比區(qū)熔1003710138重點(diǎn)外延的定義外延按制備方法，材料異同，摻雜濃度和導(dǎo)電類(lèi)型的分類(lèi)硅氣相外延方法的方法102重點(diǎn)外延的定義39硅的異質(zhì)外延-SOISOI：Silicon-On-Insulator絕緣襯底上的硅SiSiSiO2103硅的異質(zhì)外延-SOISOI：Silicon-On-Insul器件尺寸縮小帶來(lái)一系列問(wèn)題器件尺寸的縮小各種多維及非線性效應(yīng)：表面能級(jí)量子化效應(yīng)、隧穿效應(yīng)、短溝道效應(yīng)、窄溝道效應(yīng)、漏感應(yīng)勢(shì)壘降低效應(yīng)、熱載流子效應(yīng)、亞閾值電導(dǎo)效應(yīng)、速度飽和效應(yīng)、速度過(guò)沖效應(yīng)嚴(yán)重影響了器件性能器件隔離區(qū)所占芯片面積相對(duì)增大寄生電容增加影響集成度及速度的提高104器件尺寸縮小帶來(lái)一系列問(wèn)題器件尺寸的縮小41克服上述效應(yīng)，采取的措施槽隔離技術(shù)硅化物高k介質(zhì)需開(kāi)發(fā)新型硅材料及探索新型高性能器件和電路結(jié)構(gòu)，充分發(fā)揮硅集成技術(shù)的潛力：SOI是最佳選擇之一105克服上述效應(yīng)，采取的措施槽隔離技術(shù)42SOI技術(shù)的特點(diǎn)106SOI技術(shù)的特點(diǎn)43體硅CMOS技術(shù)107體硅CMOS技術(shù)44SOI技術(shù):絕緣襯底上的硅108SOI技術(shù):絕緣襯底上的硅45SOI技術(shù)的特點(diǎn)速度高：遷移率高：器件縱向電場(chǎng)小，且反型層較厚，表面散射作用降低跨導(dǎo)大寄生電容小：寄生電容主要來(lái)自隱埋二氧化硅層電容，遠(yuǎn)小于體硅MOSFET中的電容，不隨器件按比例縮小而改變，SOI的結(jié)電容和連線電容都很小109SOI技術(shù)的特點(diǎn)速度高：4611047SOI技術(shù)的特點(diǎn)功耗低：靜態(tài)功耗：Ps=ILVdd動(dòng)態(tài)功耗：PA=CfVdd2集成密度高：SOI電路采用介質(zhì)隔離，它不需要體硅CMOS電路的場(chǎng)氧化及井等結(jié)構(gòu)，器件最小間隔僅僅取決于光刻和刻蝕技術(shù)的限制，集成密度大幅度提高111SOI技術(shù)的特點(diǎn)功耗低：48SOI技術(shù)的特點(diǎn)成本低：SOI技術(shù)除原始材料比體硅材料價(jià)格高之外，其它成本均少于體硅CMOS/SOI電路的制造工藝比典型體硅工藝至少少用三塊掩膜版，減少13～20％的工序使相同電路的芯片面積可降低1.8倍，浪費(fèi)面積減少30％以上美國(guó)SEMATECH的研究人員預(yù)測(cè)CMOS/SOI電路的性能價(jià)格比是相應(yīng)體硅電路的2.6倍112SOI技術(shù)的特點(diǎn)成本低：49SOI技術(shù)的特點(diǎn)特別適合于小尺寸器件：短溝道效應(yīng)較小不存在體硅CMOS電路的金屬穿通問(wèn)題，自然形成淺結(jié)泄漏電流較小113SOI技術(shù)的特點(diǎn)特別適合于小尺寸器件：50SOI技術(shù)的特點(diǎn)特別適合于低壓低功耗電路：在體硅CMOS集成電路中，由于體效應(yīng)的作用，降低電源電壓會(huì)使結(jié)電容增加和驅(qū)動(dòng)電流減小，導(dǎo)致電路速度迅速下降對(duì)于CMOS/SOI集成電路，這兩個(gè)效應(yīng)都很小，CMOS/SOI電路與相應(yīng)體硅電路相比具有更高的速度和更小的功耗114SOI技術(shù)的特點(diǎn)特別適合于低壓低功耗電路：51SOI技術(shù)的挑戰(zhàn)115SOI技術(shù)的挑戰(zhàn)52SOI技術(shù)的挑戰(zhàn)1、SOI材料是SOI技術(shù)的基礎(chǔ)SOI技術(shù)發(fā)展有賴于SOI材料的不斷進(jìn)步，材料是SOI技術(shù)發(fā)展的主要障礙之一這個(gè)障礙目前正被逐漸清除SOI材料制備的兩個(gè)主流技術(shù)——SIMOX和BOUNDEDSOI最近都有了重大進(jìn)展116SOI技術(shù)的挑戰(zhàn)1、SOI材料是SOI技術(shù)的基礎(chǔ)53SOI技術(shù)的挑戰(zhàn)SIMOX材料：最新趨勢(shì)是采用較小的氧注入劑量顯著改善頂部硅層的質(zhì)量降低SIMOX材料的成本低注入劑量(~41017/cm2)的埋氧厚度薄：800～1000?退火溫度高于1300℃，制備大面積(300mm)SIMOX材料困難117SOI技術(shù)的挑戰(zhàn)SIMOX材料：54SOI技術(shù)的挑戰(zhàn)鍵合(Bonded)技術(shù)：硅膜質(zhì)量高埋氧厚度和硅膜厚度可以隨意調(diào)整適合于功率器件及MEMS技術(shù)硅膜減薄一直是制約該技術(shù)發(fā)展的重要障礙