LVDS輸出幅度不足造成圖像花屏問題的分析目錄

一、引言

二、LVDS信號介紹

三、眼圖介紹

四、實際案例

五、結束語

一、引言

通過本文使大家對LVDS信號和眼圖分析有初步的了解，加深眼圖分析對電路分析的重要性。本文通過生產(chǎn)過程中出現(xiàn)的圖像花屏為實際案例，通過對LVDS輸出信號眼圖分析，確認為眼圖幅度不足，達不到屏規(guī)格的要求，提出了相應的改善措施。對于此類問題，需要研發(fā)中心今后在前端配屏測試階段，注重此項的測試與檢查，避免在批量生產(chǎn)時出現(xiàn)一些較隱形的故障或余量不足引起的故障現(xiàn)象。

圖1LVDS信號傳輸組成圖如圖1，LVDS信號傳輸一般由三部分組成：差分信號發(fā)送器，差分信號互聯(lián)器，差分信號接收器。

差分信號發(fā)送器：將非平衡傳輸?shù)腡TL信號轉換成平衡傳輸?shù)腖VDS信號。

差分信號接收器：將平衡傳輸?shù)腖VDS信號轉換成非平衡傳輸?shù)腡TL信號。

差分信號互聯(lián)器：包括聯(lián)接線（電纜或者PCB走線），終端匹配電阻。按照IEEE規(guī)定，電阻為100歐。我們通常選擇為100，120歐。5

圖2LVDS典型工作電路

LVDS的典型工作原理如圖2所示。最基本的LVDS器件就是LVDS驅動器和接收器。LVDS的驅動器由驅動差分線對的電流源組成，電流通常為3.5mA。LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的大部分電流都流過100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mV的電壓。當驅動器翻轉時，它改變流經(jīng)電阻的電流方向，因此就產(chǎn)生了有效的邏輯“1”和邏輯“0”狀態(tài)。電流源為恒流特性，終端電阻在100――120歐姆之間，則電壓擺動幅度為：3.5mA*100=350mV；3.5mA*120=420mV。

6

LVDS接口電路包括兩部分，即驅動板側的LVDS輸出接口電路（LVDS發(fā)送器）和液晶面板側的LVDS輸入接口電路（LVDS接收器）。LVDS發(fā)送器將驅動板主控芯片輸出的電平并行RGB數(shù)據(jù)信號和控制信號轉換成低電壓串行LVDS信號，然后通過驅動板與液晶面板之間的柔性電纜（排線）將信號傳送到液晶面板側的LVDS接收器，LVDS接收器再將串行信號轉換為TTL電平的并行信號，送往液晶屏時序控制與行列驅動電路。LVDS接口電路的組成示意圖7

三、眼圖介紹

將待測的基帶串行bit信號加到示波器的Y軸輸入端，同時把與bit信號相關的恢復時鐘信號（位定時信號）作為掃描同步信號，這樣，示波器對基帶串行bit信號的掃描周期嚴格與位定時周期同步，各bit位的波形就會重疊起來。對于二進制數(shù)字信號，這個圖形與人眼相象，所以稱為“眼圖”。8

眼圖是由各段碼元波形疊加而成的，眼圖中央的垂直線表示最佳抽樣時刻，位于兩峰值中間的水平線是判決門限電平。在無碼間串擾和噪聲的理想情況下，波形無失真，每個碼元將重疊在一起，最終在示波器上看到的是跡線又細又清晰的“眼睛”，“眼”開啟得最大。當有碼間串擾時，波形失真，碼元不完全重合，眼圖的跡線就會不清晰，引起“眼”部分閉合。若再加上噪聲的影響，則使眼圖的線條變得模糊，“眼”開啟得小了，因此，“眼”張開的大小表示了失真的程度，反映了碼間串擾的強弱。由此可知，眼圖能直觀地表明碼間串擾和噪聲的影響，可評價一個基帶傳輸系統(tǒng)性能的優(yōu)劣。為了解釋眼圖與系統(tǒng)性能之間的關系，可把眼圖抽象為一個模型，如圖4所示。10

理想化眼圖波形

眼圖是高速信號依據(jù)時間對累加1及0振幅的相對關系，由兩個位所組成的眼圖信號，其中中間的一個位是眼晴張開得以讓信號順利通過的關鍵。一般而言，眼圖張得愈開，代表較佳的信號質量及較低的誤碼率；反之，眼圖愈小即代表信號質量愈差，也有較高的誤碼可能。眼圖兩邊的交叉點即代表信號由0轉1及由1轉0的信號轉換質量，如此將有益于分析信號在振幅及時間上失真的損耗。

經(jīng)三星屏廠家實際測試我們主芯片輸出的LVDS數(shù)據(jù)眼圖，檢查眼圖幅度（VID）90-100mV左右，屏廠家通過對比屏規(guī)格要求，分析確認主要原因為眼圖幅度太小，不能滿足要求（VID幅度最小要求為200mV）。造成信號在時序轉換時出錯，還原行、場控制信號異常，出現(xiàn)花屏。14

圖像信號LVDS進入“時序轉換電路”首先變換還原成6bit或8bit的RGB像素數(shù)據(jù)信號、HS、VS、顯示時鐘基準信號（DCLK）等，然后進入時序轉換部分，在時序轉換部分，生成列位移起始控制信號STHR/STHL、列位移時鐘信號CLK、極性控制信號POL1/POL2和列數(shù)據(jù)信號DATA，送往列驅動集成電路。生成行位移起始控制信號DIO1/DIO2和行位移時鐘信號CLK送往行驅動集成電路。LVDS時序轉換電路的組成示意圖15

測試LVDS數(shù)據(jù)眼圖幅度（VID）90-100mV左右16

反饋軟件設計師升級軟件，更改LVDS輸出幅度，原來軟件中LVDS輸出幅度的默認設置為3，現(xiàn)在改為了14。新軟件V8-MT5AT01-LF1V046修改后測試如圖，查看眼圖幅度（VID）在270mV左右，觀察圖像沒有花屏現(xiàn)象。

軟件改后LVDS數(shù)據(jù)波形17

安排此批機器進行軟件升級返工。在實際生產(chǎn)過程中L32HDF11TA/MT05A配SS8P屏還會有部分機器花屏，說明每臺機器的LVDS輸出一致性差，VID幅度余量還不夠，而軟件設置的LVDS數(shù)據(jù)幅度已接近最大值，建議將加在LVDS數(shù)據(jù)信號上的濾波電容去掉，來提高LVDS輸出幅度，測試波形如下：

取消LVDS數(shù)據(jù)濾波電容測試波形18

將圖像不良最明顯的機器，取消LVDS數(shù)據(jù)信號上的濾波電容，又測試眼圖幅度為213mV，符合屏規(guī)格要求。最終改善方案：軟件升級為V8-MT5AT01-LF1V050版，同時取消LVDS數(shù)據(jù)信號上8個電容CA01\CA02\CA05\CA06\CA07\CA08\CA09\CA10。20

實際案例二：GLK102698A/

L42M11F/MS48-AP/AUG抽檢發(fā)現(xiàn)一臺圖像閃噪點，在老化房也同時檢查出有兩臺有同樣問題，調整亮度和對比度，噪點位置會變化。測試本批屏（物編：4A-LCD42T-AUG）的LVDS差分信號兩端的電阻為52歐，而我們通常LVDS終端匹配電阻為100歐左右，初步分析為屏的驅動板不良引起。

經(jīng)AU廠家測試LVDS信號的眼圖，發(fā)現(xiàn)眼圖VID電壓為100mV左右，不能達到屏的要求（VID要大于200Mv）。將屏驅動板上的匹配電阻去掉后，測試屏的LVDS差分信號兩端的電阻為100歐，測試LVDS信號的眼圖VID電壓為270mV符合要求，這時檢查圖像正常。將屏驅動板上的匹配電阻，拆下后測量為100歐正常，懷疑此匹配電阻是多余的，經(jīng)了解后發(fā)現(xiàn)是屏驅動板上的IC改善，內部已增加了100歐的電阻，而外接的匹配電阻沒有取消，相當于在LVDS差分信號兩端接有2個100歐電阻并聯(lián)，使實際的阻值變?yōu)?0左右，造成LVDS幅度降低。21五、結束語

通過以上案列分析，都為