數模和模數轉換器數模轉換器特性并行數模轉換器串行數模轉換器模數轉換器特性串行模數轉換器高速模數轉換器過采樣模數轉換器數模和模數轉換器數模轉換器特性1數模和模數轉換器根據輸入信號和時鐘的關系，有二種數據轉換電路：

Nyquist-rate轉換器：時鐘是可處理信號頻率的2倍以上，一般是2－30倍。欠采樣應用。Oversampling轉換器：時鐘是輸入信號頻率的20－512倍。

通過對信號帶寬內噪聲的濾波，提高信噪比。

對ADC，數字濾波對DAC，模擬濾波

noiseshaping：將noise（量化噪聲）推到輸入信號頻率之外，然后濾去。數模和模數轉換器根據輸入信號和時鐘的關系，有二種數據轉換電路2數模轉換器特性用于信號處理的數模轉換器數模轉換器結構圖數模轉換器特性用于信號處理的數模轉換器數模轉換器結構圖3數模轉換器特性定義最低有效位LSB：理想的數模轉換器輸入N-bit數字信號滿刻度值（FS）：滿刻度范圍：數模轉換器特性定義最低有效位LSB：理想的數模轉換器輸入N-4數模轉換器特性量化噪聲：有限精度轉換器將模擬值進行數字化引入的固有不確定性。等于無限精度DAC的模擬輸出減去有限精度DAC的模擬輸出減去DAC的動態(tài)范圍：等于FSR和可分辨的最小值之比。用分貝的形式：數模轉換器特性量化噪聲：有限精度轉換器將模擬值進行數字化引入5數模轉換器特性DAC的信噪比：滿刻度值和量化噪聲均方根值之比對正弦波，用分貝的形式：有效位數（ENOB）：數模轉換器特性DAC的信噪比：滿刻度值和量化噪聲均方根值之比6數模轉換器特性靜態(tài)轉換誤差：每個碼字對應唯一的模擬輸入，偏離理想模擬輸出的偏差都歸為靜態(tài)轉換誤差。失調誤差和增益誤差數模轉換器特性靜態(tài)轉換誤差：每個碼字對應唯一的模擬輸入，偏離7數模轉換器特性積分非線性誤差：實際和理想有限精度特性在垂直方向上的最大偏差。微分非線性誤差：在垂直方向上的相鄰位相對于理想輸出臺階的偏差。

若Vs是理想變化，Vcx是實際的電壓變化失調誤差和增益誤差可表示為單位是LSB數模轉換器特性積分非線性誤差：實際和理想有限精度特性在垂直方8數模轉換器特性一個3位DAC的INL、DNL和非單調性示意圖單調性：指當轉換器的數字輸入信號增加時，模擬輸出不會下降

即，在單調轉換器中，轉換特性的斜率恒為正。數模轉換器特性一個3位DAC的INL、DNL和非單調性示意圖9數模轉換器特性例：一個非理想4位DAC的INL和DNLDAC是非單調的數模轉換器特性例：一個非理想4位DAC的INL和DNLDAC10數模轉換器特性轉換速度：當輸入碼字改變時DAC提供相應的模擬輸出所需的時間。影響因素有寄生電容、增益帶寬積和運算放大器的擺率。運放增益的影響：例，對電阻和電容反相放大器如滿足等式的N最大值為7。數模轉換器特性轉換速度：當輸入碼字改變時DAC提供相應的模擬11數模轉換器特性運放帶寬的影響：若是過阻尼，則GB決定運算放大器的速度若上例中運放的GB=1MHz。則：假定理想輸出等于Vref，則輸出的穩(wěn)定值為Vref的0.5LSB：設N=8數模轉換器特性運放帶寬的影響：若是過阻尼，則GB決定運算放大12數模轉換器測試輸入-輸出測試：

輸出頻譜測試：

碼型的基頻純度高

基準噪聲小

數模轉換器測試輸入-輸出測試：輸出頻譜測試：碼型的基頻純13數模轉換器分類開關陣列的編碼：譯碼器，二進制（加權）和溫度編碼（不加權）

數模轉換器分類開關陣列的編碼：譯碼器，二進制（加權）和溫度編14并行數模轉換器電流按比例縮放DAC上式中，分支電流按一定的縮放比例加權產生，例如是二進制加權。并行數模轉換器電流按比例縮放DAC上式中，分支電流按一定的縮15并行數模轉換器例1：二進制電阻加權DAC反饋電阻用于確定DAC的增益，若RF=KR/2,電阻的范圍大：非單調；速度快（寄生無關）并行數模轉換器例1：二進制電阻加權DAC反饋電阻用于確定DA16并行數模轉換器例2：R-2R梯形電路R值相近，DAC單調，速度快。并行數模轉換器例2：R-2R梯形電路R值相近，DAC單調，速17并行數模轉換器例3：電流源陣列DACMOS管的匹配精度由尺寸和W/L決定，一般好于電阻精度。當N>8時，面積增加，難匹配，采用溫度編碼。并行數模轉換器例3：電流源陣列DACMOS管的匹配精度由尺寸18并行數模轉換器電壓按比例縮放DAC采用連接Vref和地之間的串聯(lián)電阻分壓產生各級的模擬電壓，模擬電壓接緩沖放大器后輸出。用一個譯碼器來控制開關陣列。并行數模轉換器電壓按比例縮放DAC采用連接Vref和地之間的19并行數模轉換器例1：折疊電阻串DAC如運放失調和輸入無關，則是非單調的；精度由電阻網絡決定；速度決定于開關導通電阻和寄生電容，速度慢；電阻串電流大。并行數模轉換器例1：折疊電阻串DAC如運放失調和輸入無關，則20并行數模轉換器電壓DAC的INL和DNL：因為Vref和地之間有2N個電阻，則從上往下：則中點

的最壞INL或或若DAC中電阻的相對精度為±1%，則使INL小于±0.5LSB的N值得到N=6并行數模轉換器電壓DAC的INL和DNL：因為Vref和地之21并行數模轉換器電荷按比例縮放DAC原則是利用電容衰減基準電壓，是一個數字控制電壓衰減器。電路結構簡單，和開關電容電路兼容。電路需要時鐘。容性衰減器的原理如圖，類似電阻分壓，可得：并行數模轉換器電荷按比例縮放DAC原則是利用電容衰減基準電壓22并行數模轉換器例1：二進制加權電荷DAC所有的開關在φ1時接地。開關Si在bi=1時接Vref，b=0時接地。由電荷守恒，得到：式中Ceq是Vref相連的電容，Ctot是總電容。并行數模轉換器例1：二進制加權電荷DAC所有的開關在φ1時接23并行數模轉換器電荷DAC的最大INL和DNL：當只有第i個電容和Vref相連，則理想輸出為則第i位的INL：最壞情況發(fā)生在i=1時：二進制電容加權陣列的最壞DNL情況發(fā)生在MSB變化時。由等效電路，得：并行數模轉換器電荷DAC的最大INL和DNL：當只有第i個電24并行數模轉換器電荷DAC的最大DNL：為得到最壞情況，設C1=C+ΔC，其它電容為-ΔC。并行數模轉換器電荷DAC的最大DNL：為得到最壞情況，設C125并行數模轉換器例，若電容容差為±0.5%，一個8位電容DAC的最壞INL和DNL根據電容的相對精度可以估算電荷DAC的最大可能的位數假設INL在±0.5LSB之間，則根據公式若電容的相對精度為±0.1%，可解得N=10。利用近似關系一個9位DAC是可以實現的。并行數模轉換器例，若電容容差為±0.5%，一個8位電容DAC26并行數模轉換器三種并行DAC的性能比較并行數模轉換器三種并行DAC的性能比較27并行數模轉換器并行數模轉換器分辨率的擴展將DAC的分辨率N分成k個子DAC，其分辨率為N/k?？墒褂捎跍p小了最大和最小元件比，DAC的分辨率增加相對應的面積減小有二種方法：適當劃分子DAC的模擬輸出，然后將它們相加。適當劃分每個子DAC的基準電壓，再將所有的單個子DAC的模擬輸出相加。第二種方法綜合了各種按比例縮放的方法，可得到每種縮放方法的最佳性能。并行數模轉換器并行數模轉換器分辨率的擴展將DAC的分辨率N分28并行數模轉換器相同縮放類型DAC的組合DAC的分辨率為m+k，最大最小元件比值下降。并行數模轉換器相同縮放類型DAC的組合DAC的分辨率為m+k29并行數模轉換器組合DAC的精度：元件精度從MSB到LSB，每位下降一半。元件精度隨分辨率的增加而增加。例，縮放因子的影響。若m=2，k=2，則理想DAC的模擬輸出若縮放因子有誤差，1/4→3/8，則實際輸出為并行數模轉換器組合DAC的精度：元件精度從MSB到LSB，每30并行數模轉換器DAC理想和實際的輸出LSB=1/16=2/32INL=1.5LSB-INL=0LSB+DNL=0.5LSB-DNL=-1.5LSB非單調。并行數模轉換器DAC理想和實際的輸出LSB=1/16=2/331子區(qū)間法（subrange）DAC的組合DAC的分辨率為m+k，最大最小元件比值下降，精度討論同前并行數模轉換器子區(qū)間法（subrange）DAC的組合DAC的分辨率為m+32例，采用分流器的電流DAC并行數模轉換器子DAC的電流縮放通過R和15R分流實現。例，采用分流器的電流DAC并行數模轉換器子DAC的電流縮放通33串行數模轉換器串行DAC的轉換是順序進行的，特點是：轉換一位需要一個時鐘，N位DAC需要N個時鐘脈沖。電路類型有二種：電荷再分配DAC和算法型DAC串行電荷再分配DAC工作原理：再分配開關S1，將C1和C2并聯(lián)，電壓通過電荷再分配相等若bi=1，S2將C1預充電到Vref若bi=0，S3將C1預充電到0S4在轉換開始時對C2進行初始放電轉換從LSB開始到MSB結束串行數模轉換器串行DAC的轉換是順序進行的，特點是：串行電荷34串行數模轉換器串行數模轉換器35串行數模轉換器例，采用迭代的串行運算DAC當bi=1時，A導通；bi=0時，B導通；和上次輸出的一半相加轉換過程從LSB到MSB串行DAC性能比較串行數模轉換器例，采用迭代的串行運算DAC當bi=1時，A導36數模和模數轉換器數模轉換器特性并行數模轉換器串行數模轉換器模數轉換器特性串行模數轉換器高速模數轉換器過采樣模數轉換器數模和模數轉換器數模轉換器特性37數模和模數轉換器根據輸入信號和時鐘的關系，有二種數據轉換電路：

Nyquist-rate轉換器：時鐘是可處理信號頻率的2倍以上，一般是2－30倍。欠采樣應用。Oversampling轉換器：時鐘是輸入信號頻率的20－512倍。

通過對信號帶寬內噪聲的濾波，提高信噪比。

對ADC，數字濾波對DAC，模擬濾波

noiseshaping：將noise（量化噪聲）推到輸入信號頻率之外，然后濾去。數模和模數轉換器根據輸入信號和時鐘的關系，有二種數據轉換電路38數模轉換器特性用于信號處理的數模轉換器數模轉換器結構圖數模轉換器特性用于信號處理的數模轉換器數模轉換器結構圖39數模轉換器特性定義最低有效位LSB：理想的數模轉換器輸入N-bit數字信號滿刻度值（FS）：滿刻度范圍：數模轉換器特性定義最低有效位LSB：理想的數模轉換器輸入N-40數模轉換器特性量化噪聲：有限精度轉換器將模擬值進行數字化引入的固有不確定性。等于無限精度DAC的模擬輸出減去有限精度DAC的模擬輸出減去DAC的動態(tài)范圍：等于FSR和可分辨的最小值之比。用分貝的形式：數模轉換器特性量化噪聲：有限精度轉換器將模擬值進行數字化引入41數模轉換器特性DAC的信噪比：滿刻度值和量化噪聲均方根值之比對正弦波，用分貝的形式：有效位數（ENOB）：數模轉換器特性DAC的信噪比：滿刻度值和量化噪聲均方根值之比42數模轉換器特性靜態(tài)轉換誤差：每個碼字對應唯一的模擬輸入，偏離理想模擬輸出的偏差都歸為靜態(tài)轉換誤差。失調誤差和增益誤差數模轉換器特性靜態(tài)轉換誤差：每個碼字對應唯一的模擬輸入，偏離43數模轉換器特性積分非線性誤差：實際和理想有限精度特性在垂直方向上的最大偏差。微分非線性誤差：在垂直方向上的相鄰位相對于理想輸出臺階的偏差。

若Vs是理想變化，Vcx是實際的電壓變化失調誤差和增益誤差可表示為單位是LSB數模轉換器特性積分非線性誤差：實際和理想有限精度特性在垂直方44數模轉換器特性一個3位DAC的INL、DNL和非單調性示意圖單調性：指當轉換器的數字輸入信號增加時，模擬輸出不會下降

即，在單調轉換器中，轉換特性的斜率恒為正。數模轉換器特性一個3位DAC的INL、DNL和非單調性示意圖45數模轉換器特性例：一個非理想4位DAC的INL和DNLDAC是非單調的數模轉換器特性例：一個非理想4位DAC的INL和DNLDAC46數模轉換器特性轉換速度：當輸入碼字改變時DAC提供相應的模擬輸出所需的時間。影響因素有寄生電容、增益帶寬積和運算放大器的擺率。運放增益的影響：例，對電阻和電容反相放大器如滿足等式的N最大值為7。數模轉換器特性轉換速度：當輸入碼字改變時DAC提供相應的模擬47數模轉換器特性運放帶寬的影響：若是過阻尼，則GB決定運算放大器的速度若上例中運放的GB=1MHz。則：假定理想輸出等于Vref，則輸出的穩(wěn)定值為Vref的0.5LSB：設N=8數模轉換器特性運放帶寬的影響：若是過阻尼，則GB決定運算放大48數模轉換器測試輸入-輸出測試：

輸出頻譜測試：

碼型的基頻純度高

基準噪聲小

數模轉換器測試輸入-輸出測試：輸出頻譜測試：碼型的基頻純49數模轉換器分類開關陣列的編碼：譯碼器，二進制（加權）和溫度編碼（不加權）

數模轉換器分類開關陣列的編碼：譯碼器，二進制（加權）和溫度編50并行數模轉換器電流按比例縮放DAC上式中，分支電流按一定的縮放比例加權產生，例如是二進制加權。并行數模轉換器電流按比例縮放DAC上式中，分支電流按一定的縮51并行數模轉換器例1：二進制電阻加權DAC反饋電阻用于確定DAC的增益，若RF=KR/2,電阻的范圍大：非單調；速度快（寄生無關）并行數模轉換器例1：二進制電阻加權DAC反饋電阻用于確定DA52并行數模轉換器例2：R-2R梯形電路R值相近，DAC單調，速度快。并行數模轉換器例2：R-2R梯形電路R值相近，DAC單調，速53并行數模轉換器例3：電流源陣列DACMOS管的匹配精度由尺寸和W/L決定，一般好于電阻精度。當N>8時，面積增加，難匹配，采用溫度編碼。并行數模轉換器例3：電流源陣列DACMOS管的匹配精度由尺寸54并行數模轉換器電壓按比例縮放DAC采用連接Vref和地之間的串聯(lián)電阻分壓產生各級的模擬電壓，模擬電壓接緩沖放大器后輸出。用一個譯碼器來控制開關陣列。并行數模轉換器電壓按比例縮放DAC采用連接Vref和地之間的55并行數模轉換器例1：折疊電阻串DAC如運放失調和輸入無關，則是非單調的；精度由電阻網絡決定；速度決定于開關導通電阻和寄生電容，速度慢；電阻串電流大。并行數模轉換器例1：折疊電阻串DAC如運放失調和輸入無關，則56并行數模轉換器電壓DAC的INL和DNL：因為Vref和地之間有2N個電阻，則從上往下：則中點

的最壞INL或或若DAC中電阻的相對精度為±1%，則使INL小于±0.5LSB的N值得到N=6并行數模轉換器電壓DAC的INL和DNL：因為Vref和地之57并行數模轉換器電荷按比例縮放DAC原則是利用電容衰減基準電壓，是一個數字控制電壓衰減器。電路結構簡單，和開關電容電路兼容。電路需要時鐘。容性衰減器的原理如圖，類似電阻分壓，可得：并行數模轉換器電荷按比例縮放DAC原則是利用電容衰減基準電壓58并行數模轉換器例1：二進制加權電荷DAC所有的開關在φ1時接地。開關Si在bi=1時接Vref，b=0時接地。由電荷守恒，得到：式中Ceq是Vref相連的電容，Ctot是總電容。并行數模轉換器例1：二進制加權電荷DAC所有的開關在φ1時接59并行數模轉換器電荷DAC的最大INL和DNL：當只有第i個電容和Vref相連，則理想輸出為則第i位的INL：最壞情況發(fā)生在i=1時：二進制電容加權陣列的最壞DNL情況發(fā)生在MSB變化時。由等效電路，得：并行數模轉換器電荷DAC的最大INL和DNL：當只有第i個電60并行數模轉換器電荷DAC的最大DNL：為得到最壞情況，設C1=C+ΔC，其它電容為-ΔC。并行數模轉換器電荷DAC的最大DNL：為得到最壞情況，設C161并行數模轉換器例，若電容容差為±0.5%，一個8位電容DAC的最壞INL和DNL根據電容的相對精度可以估算電荷DAC的最大可能的位數假設INL在±0.5LSB之間，則根據公式若電容的相對精度為±0.1%，可解得N=10。利用近似關系一個9位DAC是可以實現的。并行數模轉換器例，若電容容差為±0.5%，一個8位電容DAC62并行數模轉換器三種并行DAC的性能比較并行數模轉換器三種并行DAC的性能比較63并行數模轉換器并行數模轉換器分辨率的擴展將DAC的分辨率N分成k個子DAC，其分辨率為N/k?？墒褂捎跍p小了最大和最小元件比，DAC的分辨率增加相對應的面積減小有二種方法：適當劃分子DAC的模擬輸出，然后將它們相加。適當劃分每個子DAC的基準電壓，再將所有的單個子DAC的模擬輸出相加。第二種方法綜合了各種按比例縮放的方法，可得到每種縮放方法的最佳性能。并行數模轉換器并行