SPISPI時(shí)序圖詳解2022-11-1022:10SPISerialPeripheralInterface的縮寫(xiě)，顧名思義就是串行外圍設(shè)備接口。SPI，是一種高速的，全雙工，同步的通信總線(xiàn)，并且在芯片的管腳上只占用四根線(xiàn)，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)約空間，供給便利，正是出于這種簡(jiǎn)潔易用的特性，現(xiàn)在越來(lái)越多的芯片集成了這種通信協(xié)議。SPIss(cs)、sck、sdi、sdo構(gòu)成，其時(shí)序其實(shí)很簡(jiǎn)潔，主要是在sck的掌握下，兩個(gè)雙向移位存放器進(jìn)展數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送。上升沿到來(lái)的時(shí)候，sdo上的電平將被發(fā)送到從設(shè)備的存放器中。下降沿到來(lái)的時(shí)候，sdi上的電平將被接收到主設(shè)備的存放器中。假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的 sbuff=0xaa(10101010)，從機(jī)的sbuff=0x55(01010101)，下面將分步對(duì)spi的8個(gè)時(shí)鐘周期的數(shù)據(jù)狀況演示一遍(假設(shè)上升沿發(fā)送數(shù)據(jù))。脈沖 主機(jī)sbuff 從機(jī)sbuff sdi sdo000-010101010010101010010--10101010x101010110111--001010100101010110120--11010100x010101101021--010101001010101101030--10101001x101011010131--001010010101011010140--11010010x010110101041--010100101010110101050--10100101x101101010151--001001010101101010160--11001010x011010101061--010010101011010101070--10010101x110101010171--000101010110101010180--10101010x101010101081--001010101101010101080--1表示上升沿、1--0表示下降沿，sdi、sdo16位，即兩個(gè)字節(jié)，由于，8位時(shí)鐘周期才把數(shù)據(jù)讀回來(lái)。SPIMotorola3線(xiàn)方式進(jìn)展通信:一條時(shí)鐘線(xiàn)SCKMOSIMISO;用于CPU與各種外圍器件進(jìn)展全雙工、同步串行通訊。SPI主要特點(diǎn)有:可以同時(shí)發(fā)出和接收串行數(shù)據(jù);可以當(dāng)作主機(jī)或從機(jī)工作;供給頻率可編程時(shí)鐘;發(fā)送完畢中斷標(biāo)志;寫(xiě)沖突保護(hù);總線(xiàn)競(jìng)爭(zhēng)保護(hù)等。SPI總線(xiàn)有四種工作方式(SP0,SP1,SP2,SP3)SPI0SPI3方式。SPI模塊為了和外設(shè)進(jìn)展數(shù)據(jù)交換，依據(jù)外設(shè)工作要求，其輸出串行同步時(shí)鐘極性和相位可以進(jìn)展配置，時(shí)鐘極性(CPOL)對(duì)傳輸協(xié)議沒(méi)有重大的影響。假設(shè)CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平；假設(shè)CPOL=1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)展數(shù)據(jù)傳輸。假設(shè)CPHA=0，在串行同步時(shí)鐘的第一個(gè)跳變沿上升或下降上升或下降)數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)音時(shí)鐘相位和極性應(yīng)當(dāng)全都。SPI時(shí)序圖詳解SPI0下輸出第一位數(shù)據(jù)的時(shí)刻SPI0下輸出第一位數(shù)據(jù)的時(shí)刻SPICPOLCPHL1中表現(xiàn)了這四種時(shí)序，CPOL、CPHL的關(guān)系也可以從圖中看出。1CPOLSCK時(shí)鐘信號(hào)空閑時(shí)的電平，CPOL＝0，空閑電平為低電平，CPOL＝1時(shí)，空閑電平為高電平。CPHA是用來(lái)打算采樣時(shí)刻的，CPHA=0，在每個(gè)周期的第一個(gè)時(shí)鐘沿采樣，CPHA＝1，在每個(gè)周期的其次個(gè)時(shí)鐘沿采樣。由于我使用的器件工作在模式0這種時(shí)序〔＝，＝，所以將圖1簡(jiǎn)化為圖，0的時(shí)序。2我們來(lái)關(guān)注K的第一個(gè)時(shí)鐘周期，在時(shí)鐘的前沿采樣數(shù)據(jù)〔上升沿，第一個(gè)時(shí)鐘沿，〔〔MOSI〕bit1，bit1的呢？bit1的輸出時(shí)刻實(shí)際上在SCK信號(hào)有效以前，比SCK的上升沿還要早半個(gè)時(shí)鐘周期。bit1SSEL信號(hào)沒(méi)有關(guān)系。再來(lái)看從器件，MISObit1bit1的呢。SSELbit1SCK信號(hào)還沒(méi)有起效。關(guān)于上面的主器件bit13、4中得到驗(yàn)證。3留意圖3中，S信號(hào)有效后〔低電平有效，留意S下降沿后發(fā)生的狀況序延時(shí)了一段時(shí)間，之后再向數(shù)據(jù)存放器寫(xiě)入了要發(fā)送的數(shù)據(jù)，來(lái)觀(guān)看主器件輸出bit1的狀況〔?？梢钥闯?，bit1〔1〕SCK信號(hào)有效之前的半個(gè)時(shí)鐘周期的時(shí)刻開(kāi)頭輸出的〔CS信號(hào)無(wú)關(guān)，到了SCK的第一個(gè)時(shí)鐘周期的上升沿正好被從器件采樣。44CSMISO信號(hào)。我們可以看出，CSbit1〔值為。spi165記錄了第一個(gè)字節(jié)和其次個(gè)字節(jié)間的相互連接的過(guò)程。SCKSCK字節(jié)的第一位。SPI總線(xiàn)協(xié)議介紹〔接口定義,傳輸時(shí)序〕一、技術(shù)性能SPI接口是Motorola〔MasterSlave〕slaveMaster。時(shí)鐘由r掌握，在時(shí)鐘移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，低位在后B；SPI2Mbps的水平。二、接口定義SPI4根信號(hào)線(xiàn)，分別是：設(shè)備選擇線(xiàn)、時(shí)鐘線(xiàn)、串行輸出數(shù)據(jù)線(xiàn)、串行輸入數(shù)據(jù)線(xiàn)。MOSI：主器件數(shù)據(jù)輸出，從器件數(shù)據(jù)輸入MISO：主器件數(shù)據(jù)輸入，從器件數(shù)據(jù)輸出SCLK：時(shí)鐘信號(hào)，由主器件產(chǎn)生/SS：從器件使能信號(hào)，由主器件掌握三、內(nèi)部構(gòu)造四、傳輸時(shí)序SPI接口在內(nèi)部硬件實(shí)際上是兩個(gè)簡(jiǎn)潔的移位存放器,8器件使能信號(hào)和移位脈沖下，按位傳輸，高位在前，低位在后。如以下圖所示，在SCLK的下降沿上數(shù)據(jù)轉(zhuǎn)變，上升沿一位數(shù)據(jù)被存入移位存放器。SPI接口沒(méi)有指定的流掌握，沒(méi)有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)。SPISPI2022-11-1022:10SPI，SerialPeripheralInterface行外圍設(shè)備接口。SPI，是一種高速的，全雙工，同步的通信總線(xiàn)，并且在芯片的管腳上只占用四根線(xiàn)，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)約空間，供給便利，正是出于這種簡(jiǎn)潔易用的特性，現(xiàn)在越來(lái)越多的芯片集成了這種通信協(xié)議。SPIss(cs)、sck、sdi、sdo時(shí)序其實(shí)很簡(jiǎn)潔，主要是在sck的掌握下，兩個(gè)雙向移位存放器進(jìn)展數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送。上升沿到來(lái)的時(shí)候，sdo上的電平將被發(fā)送到從設(shè)備的存放器中。下降沿到來(lái)的時(shí)候，sdi上的電平將被接收到主設(shè)備的存放器中。sbuff=0xaa(10101010)，sbuff=0x55(01010101spi8數(shù)據(jù)狀況演示一遍(假設(shè)上升沿發(fā)送數(shù)據(jù))。脈沖 主機(jī)sbuff 從機(jī)sbuff sdi sdo101010100 00-0 01010101 0 01010101010--10101010x101010110111--001010100101010110120--11010100x010101101021--010101001010101101030--10101001x101011010131--001010010101011010140--11010010x010110101041--010100101010110101050--10100101x101101010151--001001010101101010160--11001010x011010101061--010010101011010101070--10010101x110101010171--000101010110101010180--10101010x10101010108 1--0 01010101 10101010 1 080--11--0sdi、sdo16去，然后從機(jī)依據(jù)主機(jī)的名預(yù)備數(shù)據(jù)，主機(jī)在下一個(gè)8位時(shí)鐘周期才把數(shù)據(jù)讀回來(lái)。SPIMotorola3SCKMOSI，一條數(shù)據(jù)輸出線(xiàn)MISO;用于CPUSPI特點(diǎn)有:可以同時(shí)發(fā)出和接收串行數(shù)據(jù);可以當(dāng)作主機(jī)或從機(jī)工作;供給頻率可編程時(shí)鐘;發(fā)送完畢中斷標(biāo)志;寫(xiě)沖突保護(hù);總線(xiàn)競(jìng)爭(zhēng)保護(hù)等。SPI(SP0,SP1,SP2,SP3)，其中使用的最為SPI0SPI3SPI模塊為了和外設(shè)進(jìn)展數(shù)據(jù)交換，依據(jù)外設(shè)工作要求，其輸出串(CPOL)對(duì)傳輸協(xié)議沒(méi)有CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平；假設(shè)CPOL=1(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)展數(shù)據(jù)傳輸。假設(shè)CPHA=0，在串CPHA=1，在串行同步時(shí)鐘的其次個(gè)跳變沿(上升或下降)數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)音時(shí)鐘相位和極性應(yīng)當(dāng)全都。SPI時(shí)序圖詳解-SPI接口在模式0下輸出第一位數(shù)據(jù)的時(shí)刻SPI0SPICPOLCPHL1中表現(xiàn)了這四種時(shí)序，CPOL、CPHL1CPOL＝1CPHA一個(gè)時(shí)鐘沿采樣，CPHA＝1，在每個(gè)周期的其次個(gè)時(shí)鐘沿采樣。所以將圖12，02我們來(lái)關(guān)注SCK的第一個(gè)時(shí)鐘周期，在時(shí)鐘的前沿采樣數(shù)據(jù)〔上升沿，第一個(gè)時(shí)鐘沿〕，在時(shí)鐘的后沿輸出數(shù)據(jù)〔下降沿，其次個(gè)時(shí)鐘沿〕。首先來(lái)看主器件，主器件的輸出口〔MOSI〕bit1，SCKbit1SSEL再來(lái)看從器件，主器件的輸入口MISO同樣是在時(shí)鐘的前沿采樣從器件輸出的bit1bit1bit1，SCK關(guān)于上面的主器件和從器件輸出bit1位的時(shí)刻，可以從圖3、4中得到驗(yàn)證。3CS〕，有意用延時(shí)程序bit1〔MOSI〕。可以看出，bit1〔1〕是在SCK出的〔CS〕，到了SCK的第一個(gè)時(shí)鐘周期的上升沿正好被從器件采樣。44CSMISObit1〔1〕。通常我們進(jìn)展的spi操作都是16位的。圖5記錄了第一個(gè)字節(jié)和其次個(gè)字節(jié)間的相互連接的過(guò)程。SCK出了其次個(gè)字節(jié)的第一位。SPI〔接口定義,傳輸時(shí)序〕一、技術(shù)性能SPIMotorola首先提出的全雙工三線(xiàn)同步串行外圍接口，承受主從模式〔MasterSlave〕slaveMaster。時(shí)鐘由Master掌握