2021年武漢大學軟件工程專業(yè)《計算機組成原理》科目期末試卷B（有答案）一、選擇題1Cache4MB4lMB，主256MB/30ms，Cache的讀/3ns/寫時間3.27msCache的命中率為（）。A.90% B.95% C.97% D.99%2、下述說法中正確的是（）。I.半導體RAM信息可讀可寫，且斷電后仍能保持記憶Ⅱ.動態(tài)RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失的Ⅲ.RAMRAMIV.RAMRAMA.I、Ⅲ 只有Ⅲ 、IV 全錯3、組成一個運算器需要多個部件，但下面所列（）不是組成運算器的部件。A.通用寄存器組B.數(shù)據(jù)總線C.ALUD.地址寄存器448位補碼分別表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若將8位寄存器中，則下列運算會發(fā)生溢出的是（）。A.rlxr4 B.r2xr3 C.rlxr4 D.r2xr45、下列關(guān)于定點數(shù)原碼一位乘算法的描述正確的是（）。II.在原碼一位乘算法過程中，所有移位均是算術(shù)移位操作Ⅲ.假設兩個n位數(shù)進行原碼一位乘，部分積至少需要使用n位奇存器A.II，IIIC.IIIB.ⅢD.全錯6、控制總線主要用來傳送（）。I.1/O設備的地址碼I/O設備的時序信號1/O設備的控制信號I/O設備和存儲器的響應信號A.II、III B.I，III，IV C.III，IV D.II，III.IV7、在鏈式查詢方式下，若有N個設備，則（）。A.只需一條總線請求線B.NC.視情況而定，可能一條，也可能N條D.以上說法都不對8、下列描述中，正確的是（）。A.控制器能理解、解釋并執(zhí)行所有指令以及存儲結(jié)果B.所有數(shù)據(jù)運算都在CPU的控制器中完成C.ALU可存放運算結(jié)果D.輸入、輸出裝置以及外界的輔助存儲器稱為外部設備9、指令寄存器的位數(shù)取決（）。A.存儲器的容量B.指令字長C.機器字長人D.存儲字長10、關(guān)于微指令操作控制字段的編碼方法，下面敘述正確的是（）。A.直接編碼、字段間接編碼法和字段直接編碼法都不影響微指令的長度B.一般情況下，直接編碼的微指令位數(shù)最多C.一般情況下，字段間接編碼法的微指令位數(shù)最多D.一般情況下，字段直接編碼法的微指令位數(shù)最多11、同步控制是（）。A.只適用于CPU控制的方式B.由統(tǒng)一時序信號控制的方式C.所有指令執(zhí)行時問都相同的方式D.不強調(diào)統(tǒng)一時序信號控制的方式1 2 3 1 2 3 12OPA1A2A3A4的功能為）OP（A）一A，且A給出下一條指令地址，假設A，A，A，A1 2 3 1 2 3 A.2 B.3 C.4 D.51316560址指令，那么單地址指令最多有（）條。A.4 B.32 C.128 D.25614、在中斷周期，CPU主要完成以下工作（）。關(guān)中斷，保護斷點，發(fā)中斷響應信號并形成中斷服務程序入口地址C.關(guān)中斷，執(zhí)行中斷服務程序D.開中斷，執(zhí)行中斷服務程序15I/0I/O端口之間交換的信息不可能是（）。A.打印字符B.主存地址C.設備狀態(tài)D.控制命令二、填空題16、主存儲器的性能指標主要是存儲容量、存取時間和 17、計算機軟件一般分為兩大類：一類另一類叫 操作系統(tǒng)屬類。18、主存儲器的性能指標主要、 存儲周期和存儲器帶寬。19、PCI總線是當前流行的總線。它是一個且與 無關(guān)的標準總線。20、2000年，超級計算機最高浮點運算速度達到每次，我國號計算的運算速度達到3840億次，使我國成之后第三個擁有高速計算機的國家。21、在計算機術(shù)語中，和 和在一起稱為CPU，而將CPU和 合在一稱為主機。22、閃速存儲器能提供高性能、低功耗、高可靠性以能力，因此作于便攜式電腦中。23、總線同步定時協(xié)議中，事件出現(xiàn)在總線的時刻信號確定，總線周期的長是 的。24、總線仲裁部件通過采策略或 策略，選擇其中一個主設備作為總的下次，接管總線控制權(quán)。25、多媒體CPU是帶技術(shù)的處理器。它是一技術(shù)，特別適合于圖數(shù)據(jù)處理。三、名詞解釋題26、尾數(shù)：27、周期竊取：28、堆棧：29、復合傳輸：四、簡答題30、中斷處理過程包括哪些操作步驟？31、寬體存儲器有什么特點？32、什么是存儲保護？通常采用什么方法？33、指令和數(shù)據(jù)均存放在內(nèi)存中，計算機如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)。五、計算題34、假設機器字長為16位，其中階碼6位（包含兩位階符），尾數(shù)10位（包含兩位數(shù)符）。已知十進制數(shù)x=125，y=-18.125，試計算[x-y]。（其結(jié)果用二進補制真值表示，舍入時采用0舍l入法）。35、設有一個64K×8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。36、設主存容量為lMB，Cache容量為l6KB，每字塊有16個字，每字32位，且按字節(jié)編址。若Cache采用直接映射，試求主存地址字段中各段的位數(shù)。若Cache采用4路組相聯(lián)映射，試求主存地址字段中各段的位數(shù)。六、綜合題37、在信號處理和科學的應用中，轉(zhuǎn)置矩陣的行和列是一個很重要的問題。從局部性的角度來看，它也很有趣，因為它的引用模式既是以行為主的，也是以列為主的，例如，考慮下面的轉(zhuǎn)置函數(shù)：Tpedefintarraya[2][2]；2.3.voidtransposel（arraydst，arraysrc）4.{5. inti，j；6.for（i=0；i<2；1++）{7. for（j=0；j<2；j++）{8. dst[j][i]=src[i][j]；9. }10. }11.}假設在一臺具有如下屬性的機器上運行這段代碼：sizeof（int）==4。src數(shù)組從地址0開始，dst數(shù)組從地址16開始（十進制）。只有一個L1數(shù)據(jù)高速緩存，它是直接映射的、直寫、寫分配，塊大小為8個字節(jié)。這個高速緩存總的大小為16個數(shù)據(jù)字節(jié)，一開始是空的。對src和dst數(shù)組的訪問分別是讀和寫不命中的唯一來源。問題如下：對每個row和colsrc[row][col]和dstfrow][col]的訪問是命中（h）還（m），例如，讀src[0][0]dst[0][0]也不命中，并將結(jié)果填至下列表格中。對于一個大小為32數(shù)據(jù)字節(jié)的高速緩存，指明src和dst的訪問命中情況，并將結(jié)果填至下列表格中。38、假設指令流水線分取指（FI）、譯碼（ID）、執(zhí)行（EX）、回寫（WR）4個過程段，共有10條指令連續(xù)輸入此流水線。畫出指令周期流程。畫出非流水線時空圖。畫出流水線時空圖。假設時鐘周期為100ns，求流水線的實際吞吐率。求該流水處理器的加速比。3916CPU含進位/CFZFNF。假定為該機設計了條件轉(zhuǎn)移指令，其格式如圖所示。其中，00000為操作碼OP；C、Z和N分別為CF、ZF和NF的對應檢測位，某檢測位為l時表示需檢測對應標志，需檢測的標志位中只要有一個為1就轉(zhuǎn)移，否則不轉(zhuǎn)移，例如，若C=l，Z=0，N=1，則需檢測CF和NF的值，當CF=l或NF=1時發(fā)生轉(zhuǎn)移；OFFSET是相對偏移量，用補碼表示。轉(zhuǎn)移執(zhí)行時，轉(zhuǎn)移目標地址為（PC）+2+2×OFFSET；順序執(zhí)行時，下條指令地址為（PC）+2。請回答下列問題。該計算機存儲器按字節(jié)編址還是按字編址？該條件轉(zhuǎn)移指令向后（反向）可跳轉(zhuǎn)多少條指令？200CHCF=0，ZF=0，NF=1，則該指令執(zhí)行后PC的值是多少？若該指令執(zhí)行時CF=1，ZF=0，NF=0，則該指令執(zhí)行后PC的值又是多少？請給出計算過程。實現(xiàn)“無符號數(shù)比較小于等于時轉(zhuǎn)移”功能的指令中，C、Z和N應各是什么？下圖是該指令對應的數(shù)據(jù)通路示意圖，要求給出圖中部件①~③的名稱或功能說明參考答案一、選擇題、D、D、D4、B、D、D、A、D9、B、B、B、C、A、A、B二、填空題16、存儲周期存儲器帶寬17、系統(tǒng)軟件應用軟件系統(tǒng)軟件18、存儲容量存取時間19、帶寬處理器20、1萬億神威美國、日本21、運算器控制器存儲器22、瞬時啟動固態(tài)盤23、總線時鐘固定24、優(yōu)先級公平主方25、MMX 多媒體擴展結(jié)構(gòu)三、名詞解釋題26、尾數(shù)：在浮點數(shù)據(jù)編碼中，表示數(shù)據(jù)有效值的代碼。27、周期竊?。篋MADMACPU申請占用總線，占用一個存取周期。28、堆棧：數(shù)據(jù)的寫入寫出不需要地址，按先進后出的順序讀取數(shù)據(jù)的存儲區(qū)，29、復合傳輸：又稱總線復用的傳輸方式，它使不同的信號在同一條信號線上傳輸，不同的信號在不同的時間片中輪流地身總線的同一條信號線上發(fā)出。（它與并串傳輸?shù)膮^(qū)別在于分時地傳輸同一數(shù)據(jù)源的不同信息。）四、簡答題30、答：中斷處理過程如下：⑴設備提出中斷請求；⑵當一條指令執(zhí)行結(jié)束時CPU響應中斷⑶CPU設置“中斷屏蔽”標志，不再響應其它中斷請求⑷保存程序斷點（PC）⑸硬件識別中斷源（移到中斷服務子程序入口地，址）⑹用軟件方法保存CPU現(xiàn)場⑺為設備服務⑻恢復CPU現(xiàn)場⑼“中斷屏蔽”標志復位，以便接收其它設備中斷請求⑽返回主程序31、答：寬體存儲器將存儲的位數(shù)擴到多個字的寬度，訪問存儲器時可以同時對多個字進行訪問，從而提高數(shù)據(jù)的吞吐率。32、答：當多個用戶共享主存時，為使系統(tǒng)能正常工作，應防止由于一個用戶程序出錯而破壞其它用戶的程序和系統(tǒng)軟件，還要防止一個用戶程序不合法的訪問不是分給它的主存區(qū)域。為此，系統(tǒng)提供存儲保護。通常采用的方法是：存儲區(qū)域保護和訪問方式保護.33、答：時間上講，取指令事件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）。從內(nèi)存讀出的數(shù)據(jù)流流向運算器（通用寄存器）。五、計算題34、64.解析：首先將x和y轉(zhuǎn)換成浮點數(shù)x=125=0.11111010×2011y=-18.125=-0.10010001×20101由于jx=00，0111，因此[jx]補=00，0111，同理[-jy]補=11，1011故[jx]補=00，0111；00.11111010y[-j]=00，0101；11.01101111y補下面可以按照5個步驟來做：對階。求階差：[?]=[jx]-[jx]=[jx]+[-jy]

。=000111+111011=000010??補 補 補 補 補所以y的階碼要低2，故應該y向x對齊，y尾數(shù)需要右移兩位，階碼加2，如下：[y]=000111，11.110110112）補尾數(shù)求差。00.11111010+00.00100101（y尾數(shù)的負數(shù)補碼）01.00011111補即[x-y]=00，0111；01.00011111。補01.×××…x，說明需要右規(guī)一次即可，階碼加1，最后可得[x-y]

=00，1000；00.100011111（加了下畫線的1為右規(guī)丟棄的1）補舍入處理。ft于右規(guī)低位丟1，因此尾數(shù)末位加1，即尾數(shù)變?yōu)?0.10010000。溢出判斷。最后階符為0000.10010000轉(zhuǎn)換為二進制真值，即500x-y=0.10010000×2001000=0.10010000×28=1001000035、解析：存儲基元總數(shù)=64K×8位=512K位=219位。

=001000，補思路：如要滿足地址線和數(shù)據(jù)線總和最小，應盡量把存儲元安排在字向，因為地址位數(shù)和字數(shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。設地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為2a×b=219；b=219-a。若a=19，b=l，總和=19+1=20；若a=18，b=2，總和=18+2=20；若a=17，b=4，總和=17+4=21；若a=16，b=8，總和=16+8=24；由上可看出，片字數(shù)越少，片字長越長，引腳數(shù)越多。片字數(shù)、片位數(shù)均按2的冪變化。通過證明也是能得出結(jié)論的，我們要最小化a+b=a+219-4。令F（a）=a+b=a+219-4，對a求導后，得到1-ln2×a×29。在1≤a≤l8時，F(xiàn)是單調(diào)遞減函數(shù)，所以在這個區(qū)間最小值為F（18）=20，剩下F（19）=20。所以得出結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；地址線=18根，數(shù)據(jù)線=2根。36、解析：Cache16個字（64B），且按字節(jié)編址，因此字塊內(nèi)的位數(shù)（塊內(nèi)地址位數(shù)）6Cache256個塊（16KB/16×4B），因此字塊地址位數(shù)為8位。主存容量1MB，說明總位數(shù)為20位，因此主存字塊標記位數(shù)為20-6-8=6位。主存的地址格式如下：Cache464路464620-6-6=8位。主存的地址格式如下：六、綜合題37、解析：解決這個問題的關(guān)鍵是想象出如圖所示的關(guān)系圖。注意：每個高速緩存行只包含數(shù)組的一個行，高速緩存正好只夠保存一個數(shù)組，而且對王所有isrc和dst的行i都映射到同一個高速緩存行（0%2=0，1%2=1，2%2=0，3%2=1）。因為高速緩存不夠太，不足以容納這兩個數(shù)組，所以對一個數(shù)組的引用總是驅(qū)逐出另一個數(shù)組的有用的行。具體過程如下：dst[j][i]=src[i][j]語包先訪問src[i][i]再將其存儲到dst[j][i]說明如下：①訪問src[0][0]，不命中，將src[0]調(diào)入高速緩存的Line0。②訪問dst[0][0]，不命中，將dst[0]調(diào)入高速緩存的Line0，換出src[0]。③訪問src[0][1]，不命中，將src[0]調(diào)入高速緩存的Line0，換出dst[0]。④……32B始時的不命中。關(guān)系如圖所示。38、解析：指令周期包括FI、ID、EX和WR這4個子過程，則指令周期流程如圖a所示。非流水線時空圖如圖b所示。假設一個時間單位為一個時鐘周期，則每隔4鐘周期才有一個輸出結(jié)果。流水線時空圖